作为PCB layout工程师，我们常常在项目后期才发现EMC问题，导致设计反复修改甚至重新布局。郑军奇老师的《EMC电磁兼容设计与测试案例分析》，从中梳理出了与PCB设计密切相关的核心知识点，希望能帮助大家在设计初期就规避常见的电磁兼容问题。

 

一、基础概念：理解EMC问题的本质

 

EMC包括两个方面：电磁干扰（EMI）和电磁抗扰度（EMS）。PCB上的EMC问题主要由电压变化率（dv/dt）和电流变化率（di/dt）引起，特别是当信号边沿时间很短时，即使信号频率不高，也可能产生高频辐射。

 

关键要点：信号边沿时间比信号频率对EMC影响更大。设计中需要控制信号开关速度，避免过快的边沿时间。

 

二、PCB分层与堆叠设计

 

1. 层数选择

 

· 4层板比2层板在EMC性能上优势明显，推荐在高速电路中使用至少4层板

· 关键信号层应该与完整的地平面相邻

 

2. 推荐堆叠方式

 

· 4层板：Top层-地层-电源层-Bottom层

· 6层板：Top层-地层-信号层-电源层-地层-Bottom层

· 8层板：Top层-地层-信号层-电源层-电源层-信号层-地层-Bottom层

 

关键要点：尽可能为高速信号提供完整的返回路径，避免参考平面不连续。

 

三、接地设计技术

 

1. 地平面设计

 

· 保持地平面完整且低阻抗

· 避免地平面被分割，特别是高速数字区域

· 不同电路（数字、模拟、射频）采用分区而不是分割地平面

 

2. 单点接地与多点接地

 

· 低频电路（<1MHz）适合单点接地

· 高频电路（>10MHz）必须采用多点接地

· 混合信号电路采用混合接地方式

 

案例分享：书中提到一个案例，某产品音频部分受到数字电路干扰，原设计采用完全分割地平面，后来改为统一地平面但分区布局，噪声问题得到解决。

 

四、电源分配系统设计

 

1. 电源平面设计

 

· 电源平面与地平面尽量靠近，形成耦合电容

· 使用20H规则（电源层比地层内缩20倍层间距离）

 

2. 去耦电容布置

 

· 每颗IC的电源引脚附近都要放置去耦电容

· 使用多种容量的电容并联（典型值：10μF、0.1μF、0.001μF）

· 电容尽量靠近芯片电源引脚，减小回路面积

 

关键要点：电容的有效性主要由其寄生电感决定，而不是电容值本身。布局时减小回路面积比选择电容值更重要。

 

五、信号布线EMC设计

 

1. 关键信号线处理

 

· 时钟信号等高速线优先布线，并给予最大保护

· 采用3W规则（线中心间距不小于3倍线宽）减少串扰

· 高速信号线尽量短，避免过长布线

 

2. 差分对布线

 

· 保持差分对长度匹配（误差<0.1mm）

· 差分对之间保持适当距离，避免相互耦合

 

3. 布线转折处理

 

· 避免90°拐角，使用45°或圆弧拐角

· 减少过孔数量，特别是高速信号线上

 

案例分享：某产品HDMI接口辐射超标，原设计差分对长度不匹配差达2mm，重新设计后匹配到0.1mm以内，问题解决。

 

六、滤波与屏蔽技术

 

1. 滤波电路设计

 

· 在I/O接口处使用滤波电路（RC、LC、π型滤波）

· 滤波器尽量靠近接口连接器放置

 

2. 局部屏蔽

 

· 对特别敏感或干扰大的电路采用局部屏蔽

· 屏蔽罩必须与PCB地平面良好连接（多点连接）

 

七、布局分区策略

 

1. 功能分区

 

· 按电路功能分区：模拟、数字、电源、射频等

· 高速电路远离I/O接口和连接器

 

2. 接口电路处理

 

· 所有I/O接口集中在PCB一侧

· 接口处设置干净地，并与内部地单点连接

 

八、过孔设计要点

 

· 高速信号过孔附近添加接地过孔，提供返回路径

· 避免在关键回流路径上放置过孔

· 电源过孔数量要充足，减小阻抗

 

九、PCB设计检查清单

 

在完成PCB设计前，建议检查以下内容：

 

1. 地平面是否完整无割裂？

2. 高速信号是否有连续参考平面？

3. 去耦电容是否靠近IC电源引脚？

4. 时钟等关键信号是否最短化并受到保护？

5. 差分对是否长度匹配？

6. I/O接口是否有滤波电路？

7. 不同电路区域是否适当隔离？

8. 是否避免了90°拐角？

 

结语

 

EMC设计不是魔术，而是一系列科学原则的应用。作为PCB layout工程师，我们处在产品设计的前线，通过良好的布局布线实践，完全可以在设计初期解决大多数EMC问题。郑军奇老师的书中提供了大量实际案例，强烈建议大家阅读原书，深入了解每个案例背后的原理和解决方法。

 

希望这份总结对您的PCB设计工作有所帮助！

#EMC