一、嵌入式技术 00:00
1. 历年真题考情 00:12
1)考试特点
  • 考察频率: 嵌入式技术章节历年真题不一定每年都考,但考察概率较大,比计算机硬件章节更高
  • 分值占比: 若考到通常占3-5分
  • 考察形式: 既可能在选择题中出现,也可能出现在案例题中
2)考试难点
  • 超纲比例: 约有一半的考试内容属于超纲范围
  • 教材局限: 教材(第二版2.4节)内容过于简略,讲解深度不及课程视频
  • 知识体系: 嵌入式技术知识体系庞杂,出题方向难以预测
3)备考策略
  • 基础掌握: 通过录播视频可掌握约50%的考点
  • 补充方式: 剩余考点需要通过直播讲题进行补充
  • 重点提示: 嵌入式系统组成和特点部分已按第二版最新内容更新讲解
4)章节结构
  • 硬件体系: 包括微处理器分类、多核处理器等内容
  • 软件系统: 涵盖实时操作系统(RTOS)、宿主机/目标机概念及开发工具
  • 新版变化: 第二版主要更新了嵌入式系统基本概念的相关论述
2. 嵌入式微处理器 02:58
1)嵌入式微处理体系结构 03:49
  • 冯诺依曼结构 04:00
    • img
    • 基本概念: 又称普林斯顿结构,是一种将程序指令存储器和数据存储器合并在一起的存储器结构。
    • 存储方式: 程序指令和数据共用一个存储空间,但存放在同一存储器的不同物理位置。
    • 总线特点: 采用单一的地址及数据总线,程序指令和数据的宽度相同。
    • 执行流程: 处理器执行指令时,先取指令解码,再取操作数执行运算,是串行化的过程。
    • 瓶颈效应: 单条指令需耗费多个周期,在高速运算时会出现传输通道上的瓶颈效应。
    • 典型应用: ARM7/ARM9之前的处理器采用此架构。
  • 哈佛结构 07:31
    • 核心区别: 程序和数据存储在不同的存储空间,采用两套独立的总线系统。
    • 并行优势: 可同时访问指令存储器和数据存储器,数据吞吐率提高一倍。
    • 执行效率: 采用并行体系结构,比冯诺依曼结构高效得多。
    • 典型应用: 从ARM7/ARM9开始采用,DSP处理器普遍采用此架构。
    • 实现原理:
      • 两个独立存储器分别存储指令和数据
      • 两套独立的地址总线和数据总线
      • 可同时执行取指令和取数据操作
2)微处理器分类 09:28
  • 根据嵌入式微处理器的字长宽度 09:36
    • 4/8/16位: 称为嵌入式微控制器(MCU)
    • 32/64位: 称为嵌入式微处理器(MPU)
  • 根据系统集成度划分 11:01
    • 一般用途型: 仅包含CPU核心
    • 单芯片微控制器: 集成CPU、ROM、RAM及I/O等部件
  • 根据用途分类 11:32
    • 嵌入式微控制器MCU 12:05
      • img
      • 典型代表: 单片机
      • 主要特点:
        • 16位及以下处理器
        • 片上外设资源丰富
        • 集成ROM/EPROM、RAM、定时器等
        • 单片化设计,体积小、功耗低
        • 适用于工业控制领域
      • 性能局限: 处理能力较MPU弱
    • 嵌入式微处理器MPU 13:50
      • img
      • 发展来源: 由通用计算机CPU演变而来
      • 核心特征:
        • 32位及以上处理器
        • 性能较高但价格较贵
        • 保留嵌入式相关功能硬件
        • 体积小、重量轻、可靠性高
      • 典型产品: ARM、MIPS、POWER PC系列
    • 嵌入式数字信号处理器DSP 16:25
      • 专用领域: 信号处理
      • 技术特点:
        • 采用哈佛结构
        • 流水线处理
        • 处理速度比CPU快10-50倍
      • 应用场景: 数字滤波、FFT、谱分析等
    • 嵌入式片上系统SOC 17:57
      • 集成特点:
        • 软硬件无缝结合
        • 片内嵌入操作系统代码
        • 完整系统集成
      • 产品形态: 类似开发板,包含完整软硬件系统
3)多核处理器 18:54
  • 两个或多个内核工作协调实现方式 22:00
    • img
    • SMP(对称多处理):
      • 相同内核执行相同任务
      • 处理性能接近双倍
    • AMP(非对称处理):
      • 不同内核执行不同功能
      • 软件协调分担计算任务
  • 多核CPU的调度 23:39
    • 全局队列调度:
      • 单一全局任务队列
      • CPU利用率高
      • 需在CPU间切换任务
    • 局部队列调度:
      • 每个CPU维护独立队列
      • 无需CPU间切换
      • 可能出现负载不均
3. 应用案例 25:58

img

1)例题:嵌入式处理器分类
  • 题目解析
    • MPU特点:在安全性和可靠性等方面进行增强,但错误在于说它适用于运算量较大的智能系统。实际上DSP才适合运算量大的场景,因为DSP比一般数字处理快几十倍。
    • MCU特点:典型代表是单片机,体积小使功耗和成本下降,这个描述正确。
    • DSP特点:对系统结构和指令进行特殊设计,专门适合数字信号处理,描述正确。
    • SOC特点:是专用目标的集成电路,包含完整系统和嵌入式软件全部内容,描述正确。
    • 答案:A选项错误
    • 记忆点:运算量大选DSP,集成度高选SOC,小型控制用MCU,安全增强是MPU
2)例题:多核处理器说法判断 27:15
  • 题目解析
    • 功耗体积:多核处理器相比多芯片处理器确实能降低功耗和体积,A选项正确
    • 结构选择:SMP/BMP/AMP三种结构的选择既要考虑应用场景也要考虑硬件差异,B选项中"无需考虑硬件组成差异"的说法错误
    • 并行能力:多核处理器可同时执行多个进程,操作系统线程也能并行执行,C选项正确
    • 封装形式:是将多个独立处理器集成在一个芯片中,D选项正确
    • 答案:B选项不正确
    • 易错点:嵌入式系统中软硬件紧密联系,结构选择必须考虑硬件差异
    • 考点对比:多核处理器优势在于相比多芯片方案更省电紧凑,但内部结构选择需要综合考量
二、知识小结
知识点 核心内容 考试重点/易混淆点 难度系数
嵌入式技术章节定位 存在于改版后第二章,历年真题不一定每年考但概率较大(比计算机硬件高),分值约3-5分,选择题和案例题均可能涉及 超纲内容多(约一半分数),教材覆盖不全,需结合视频和直播补充 ⭐⭐
冯诺依曼 vs 哈佛结构 - 冯诺依曼:指令与数据共用单一存储器与总线,串行执行,效率低- 哈佛结构:指令与数据分离存储与总线,并行访问,吞吐率高一倍 哈佛结构典型应用:DSP处理器;冯诺依曼为传统计算机基础架构 ⭐⭐⭐
嵌入式处理器分类 1. MCU(微控制器,16位及以下,典型代表单片机,工业控制主流)2. MPU(微处理器,32位及以上,性能高但功耗低)3. DSP(数字信号处理器,哈佛结构,计算速度比CPU快10-50倍)4. SOC(片上系统,软硬件集成,完整开发板形态) 易混淆点:- MCU与MPU的位宽区别(16位 vs 32位)- DSP的专用性(仅数字信号处理) ⭐⭐⭐⭐
多核处理器技术 - 多核:单芯片多内核(如四核八线程)- 多CPU:多芯片组合- 调度方式: - SMP(对称处理,多核执行同一任务) - AMP(非对称处理,多核执行不同任务) - 全局队列调度(高利用率) vs 局部队列调度(核绑定任务) 考试重点:- 多核与多线程的关系(单核也可多线程)- SMP/AMP的应用场景差异 ⭐⭐⭐
真题高频考点 1. 处理器分类特点(如DSP适合运算量大场景)2. 多核技术优劣(如SMP错误说法需结合硬件差异)3. 哈佛结构优势(并行访问提升效率) 易错题示例:- 混淆MPU与DSP的适用场景- 多核调度策略选择条件 ⭐⭐⭐⭐
Logo

智能硬件社区聚焦AI智能硬件技术生态,汇聚嵌入式AI、物联网硬件开发者,打造交流分享平台,同步全国赛事资讯、开展 OPC 核心人才招募,助力技术落地与开发者成长。

更多推荐