在前几讲中，我们搭建了MCU的骨架：从宏观架构到指令执行，从存储器布局到时钟系统，再到内核寄存器。现在，是时候赋予系统实时响应的能力了。

中断，是MCU的灵魂。没有中断，CPU只能按部就班地轮询外设状态，效率低下且响应迟缓。有了中断，CPU可以在关键时刻“放下手头的工作”，优先处理紧急事件，处理完毕后再恢复原状。这种机制，正是嵌入式系统能够实时响应外部世界的基础。

这一讲，我们将深入NVIC（嵌套向量中断控制器），解剖中断的硬件机制、优先级管理、嵌套规则，以及如何定位最令人头疼的HardFault。

1. 中断与异常：从概念说起

在Cortex-M中，“中断”和“异常”在硬件层面统一管理，但概念上有细微差别：

• 异常（Exception）：指所有需要打断正常程序流的事件，包括系统异常（如复位、NMI、HardFault）和外部中断。
• 中断（Interrupt）：特指来自外设（GPIO、定时器、通信接口等）的异步事件，是异常的一个子集。

Cortex-M支持最多240个外部中断（具体数量由芯片厂商决定），加上16个系统异常，构成了一个完整的异常向量表。

2. 中断向量表：中断服务的“通讯录”

当异常发生时，CPU如何知道该跳转到哪里执行？答案就在中断向量表。

向量表是一段存储在Flash起始地址（通常为0x00000000或0x08000000）的内存区域，每个表项占4字节，存放异常处理函数的入口地址。

偏移量	异常类型	功能
0x00	初始栈指针（MSP）	复位时加载
0x04	复位	Reset_Handler
0x08	NMI	不可屏蔽中断
0x0C	HardFault	所有错误汇总
0x10	MemManage	内存管理错误（MPU）
0x14	BusFault	总线错误
0x18	UsageFault	用法错误
…	…	…
0x40	外部中断#0	如EXTI0_IRQHandler
…	…	…

向量表重定位：在系统启动后，可以通过设置SCB->VTOR寄存器将向量表重定位到SRAM或其他Flash地址，这在IAP（应用内编程）或RTOS中非常有用。

3. NVIC深度解析：中断的“调度中心”

NVIC是Cortex-M内核中负责中断管理的核心模块。它提供以下关键能力：

• 中断使能/禁止
• 优先级配置（抢占优先级和子优先级）
• 中断嵌套管理
• 中断向量入口自动定位
• 尾链技术（Tail-Chaining）

3.1 中断优先级：抢占优先级 vs 子优先级

Cortex-M使用8位（实际芯片厂商可能只用高4位或高3位）来表示中断优先级，数值越小，优先级越高。

优先级字段被分为两部分：

• 抢占优先级：决定能否打断正在执行的中断。高抢占优先级的中断可以打断低抢占优先级的中断。
• 子优先级：当多个相同抢占优先级的中断同时挂起时，决定谁先执行。子优先级不参与嵌套。

这种划分通过SCB->AIRCR寄存器中的PRIGROUP字段来配置。例如，STM32F1通常将8位优先级分为高4位抢占、低4位子优先级（即16级抢占，16级子优先级）。

配置示例（使用CMSIS-Core）：

// 设置优先级分组：4位抢占优先级，4位子优先级
NVIC_SetPriorityGrouping(NVIC_PRIORITY_GROUP_4);

// 设置EXTI0中断的抢占优先级为2，子优先级为1
NVIC_SetPriority(EXTI0_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(), 2, 1));

// 使能EXTI0中断
NVIC_EnableIRQ(EXTI0_IRQn);

3.2 中断嵌套：谁可以打断谁？

中断嵌套的规则很简单：

• 只有抢占优先级更高的中断才能打断当前中断。
• 子优先级不影响嵌套，只在同时挂起时决定响应顺序。

这意味着，如果你配置了两个中断：IRQ_A（抢占优先级0，子优先级3）和IRQ_B（抢占优先级1，子优先级0）。IRQ_A可以打断IRQ_B（因为抢占优先级更高），而IRQ_B不能打断IRQ_A。如果它们同时发生，先响应IRQ_A（抢占优先级高），但如果抢占优先级相同，则子优先级高的先响应。

3.3 尾链技术（Tail-Chaining）：中断响应的“优化神器”

在传统的中断处理中，当中断A返回后，如果中断B正在挂起，CPU需要：

1. 弹出中断A的现场（恢复寄存器）
2. 压入中断B的现场（保存寄存器）
3. 执行中断B
4. 弹出中断B的现场

这个过程需要几十个时钟周期。

Cortex-M引入了尾链技术：如果中断A返回时，中断B正在挂起，CPU会跳过中断A的现场恢复和中断B的现场保存步骤，直接开始执行中断B。这相当于将两个中断“链接”起来，节省了12个时钟周期的压栈和出栈开销，大大提高了高频率中断场景下的性能。

3.4 晚到中断（Late-Arriving）：更高优先级的“插队”

如果在一个中断的压栈过程中（即刚进入中断，尚未执行ISR），有一个更高优先级的中断到来，NVIC会立即放弃当前中断的压栈，转而处理更高优先级的中断。这个机制称为“晚到中断”，它允许更高优先级的中断以最小延迟得到响应。

4. 系统异常详解

除了外部中断，Cortex-M还定义了一系列系统异常，它们是内核自身产生的，用于处理错误或特殊事件。

4.1 NMI（不可屏蔽中断）

优先级固定为-2（最高，仅次于复位），无法被屏蔽。通常用于硬件故障监控（如外部看门狗、电源失效报警）。

4.2 HardFault

优先级固定为-1。当其他错误异常（如MemManage、BusFault、UsageFault）未被使能时，它们会升级为HardFault。HardFault是所有错误最后的“垃圾桶”，也是嵌入式开发中最常见、最棘手的异常。

4.3 MemManage、BusFault、UsageFault

这些是可配置的异常，需要先在SCB->SHCSR中使能才能单独响应，否则会升级为HardFault。

• MemManage：MPU（内存保护单元）访问违规、栈溢出检测等。
• BusFault：指令或数据访问时总线返回错误（如访问了不存在的地址）。
• UsageFault：执行了未定义的指令、未对齐访问、除以零等。

4.4 SysTick

SysTick是一个简单的24位向下计数定时器，内置于Cortex-M内核，用于产生周期性的系统滴答中断。它是RTOS实现任务调度的基础。

配置SysTick的典型代码：

// 设置SysTick中断周期为SystemCoreClock/1000（即1ms）
SysTick_Config(SystemCoreClock / 1000);

5. HardFault调试实战：如何定位“死机”原因

HardFault是每个嵌入式工程师都绕不过的坎。当程序跑飞、数组越界、指针误操作时，系统往往直接进入HardFault。如何在发生时快速定位问题？

5.1 HardFault的常见原因

• 访问了无效地址（如对0地址写入）
• 栈溢出（破坏了栈上的返回地址或寄存器值）
• 未对齐访问（某些Cortex-M型号不允许未对齐访问）
• 除零操作（如果UsageFault未使能）
• 中断服务函数中调用了不安全的函数（如printf）

5.2 通过栈帧回溯定位

当HardFault发生时，CPU会自动将8个寄存器（R0-R3、R12、LR、PC、xPSR）压入当前使用的栈中（MSP或PSP）。通过分析这些寄存器的值，往往能推断出出错位置。

调试步骤：

1. 确定进入HardFault时使用的栈指针：
   在HardFault_Handler中，首先判断是MSP还是PSP导致异常：

   void HardFault_Handler(void) {
       uint32_t *sp;
       // 检查CONTROL寄存器的SPSEL位（bit 1），如果为0则使用MSP，否则使用PSP
       if (__get_CONTROL() & 0x02) {
           sp = (uint32_t *)__get_PSP();  // 使用PSP
       } else {
           sp = (uint32_t *)__get_MSP();  // 使用MSP
       }
       // 此时sp指向栈上压入的寄存器组
   }
   

2. 分析压栈的PC值：
   PC（存储在sp[6]）指向发生异常时正在执行的指令地址（实际上是取指地址，但通常可以定位到出错指令附近）。通过反汇编（.lst文件或IDE的反汇编窗口），找到该地址对应的代码，就能定位到出错的C语句。

3. 分析LR值：
   LR（sp[5]）指向发生异常时的返回地址，对于函数调用错误，可以辅助追踪调用链。

4. 查看xPSR：
   xPSR（sp[7]）的位9（ICI/IT）和位8（Thumb）等可以提供额外信息。如果xPSR的Thumb位为0，说明CPU试图切换到ARM状态（这在Cortex-M上是不允许的），通常是因为跳转地址的LSB=0导致的。

5. 检查堆栈完整性：
   如果栈指针明显超出栈空间范围（如远低于栈底或远高于栈顶），则极有可能是栈溢出。可以通过查看sp的值与链接脚本中定义的栈起始、结束地址来确认。

5.3 启用其他异常以获得更精确的信息

通过使能MemManage、BusFault、UsageFault，可以让系统在发生这些特定错误时直接进入对应的异常，而不是笼统的HardFault，从而获得更精确的错误信息。

// 使能MemManage、BusFault、UsageFault
SCB->SHCSR |= SCB_SHCSR_MEMFAULTENA_Msk |
              SCB_SHCSR_BUSFAULTENA_Msk |
              SCB_SHCSR_USGFAULTENA_Msk;

// 使能除零、未对齐等用法错误
SCB->CCR |= SCB_CCR_DIV_0_TRP_Msk | SCB_CCR_UNALIGN_TRP_Msk;

启用后，当发生除零时，会直接进入UsageFault_Handler，你可以在其中打印出PC，更容易定位问题。

6. 实战：外部中断配置示例

以STM32F1为例，演示如何配置一个GPIO外部中断（EXTI）。

// 1. 使能GPIO时钟和AFIO时钟
RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA | RCC_APB2Periph_AFIO, ENABLE);

// 2. 配置GPIO为浮空输入
GPIO_InitTypeDef GPIO_InitStructure;
GPIO_InitStructure.GPIO_Pin = GPIO_Pin_0;
GPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN_FLOATING;
GPIO_Init(GPIOA, &GPIO_InitStructure);

// 3. 将PA0映射到EXTI线0
GPIO_EXTILineConfig(GPIO_PortSourceGPIOA, GPIO_PinSource0);

// 4. 配置EXTI
EXTI_InitTypeDef EXTI_InitStructure;
EXTI_InitStructure.EXTI_Line = EXTI_Line0;
EXTI_InitStructure.EXTI_Mode = EXTI_Mode_Interrupt;
EXTI_InitStructure.EXTI_Trigger = EXTI_Trigger_Rising;  // 上升沿触发
EXTI_InitStructure.EXTI_LineCmd = ENABLE;
EXTI_Init(&EXTI_InitStructure);

// 5. 配置NVIC
NVIC_InitTypeDef NVIC_InitStructure;
NVIC_InitStructure.NVIC_IRQChannel = EXTI0_IRQn;
NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 2;
NVIC_InitStructure.NVIC_IRQChannelSubPriority = 1;
NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;
NVIC_Init(&NVIC_InitStructure);

// 6. 编写中断服务函数
void EXTI0_IRQHandler(void) {
    if (EXTI_GetITStatus(EXTI_Line0) != RESET) {
        // 处理中断
        // ...
        EXTI_ClearITPendingBit(EXTI_Line0);  // 清除中断标志
    }
}

7. 总结：中断是系统的“神经中枢”

这一讲，我们系统剖析了Cortex-M的中断与异常机制：

1. 中断向量表是中断服务的入口索引，复位后由硬件读取。
2. NVIC是中断的核心控制器，支持优先级分组、嵌套、尾链优化。
3. 抢占优先级和子优先级共同决定中断的响应顺序和嵌套能力。
4. 尾链技术大幅降低了高频中断的响应开销。
5. 系统异常涵盖了从复位到各类故障，HardFault是调试中最常见的挑战。
6. HardFault调试通过分析栈帧中的PC、LR等寄存器，可以精准定位错误代码。

掌握中断，就掌握了实时系统设计的主动权。无论是裸机编程还是RTOS，中断都是连接硬件与软件的桥梁。

下一讲预告：本专栏的最后一讲——外设的“软硬结合部”，我们将从寄存器编程出发，探讨位带操作、DMA（直接存储器访问）、低功耗模式等，完成从理论到实践的闭环。

---

思考题：在一个高频率中断（如1kHz）和一个低频率中断（如10Hz）并存的系统中，如果低频率中断的处理时间较长（例如100us），高频率中断的处理时间较短（例如10us）。请问应该如何配置它们的抢占优先级，才能保证高频率中断的实时性？为什么？