单稳态触发器是一种数字电路，它有一个稳定状态和一个不稳定状态。当接收到一个触发信号时（如脉冲信号），它会从稳定状态转换到不稳定状态，输出一个固定宽度的脉冲信号。单稳态触发器的特性使其非常适合用于定时和延时电路。用VHDL实现单稳态触发器的关键在于合理设计状态管理和计时逻辑。通过触发输入信号，控制状态的切换和输出脉冲的持续时间，可以有效实现单稳态触发器的功能。
操作方法与实验步骤:
1、建立一个文件夹
由于QUARTUS II的每个文件夹下只能有一个工程，所以先单独为保存的工程建立一个文件夹。在E:/DEMO/Verilog目录下，建立文件夹test。
2、新建工程
1)启动QUARTUS II软件
2)选择软件中的菜单 File>New Project Wizard，按照新建一个名为“ex4”工程。
在创建好设计工程后，选择 File>NEW…菜单，出现如图所示的新建设计文件类型选择窗口。这里我们首先建立Block diagram/ Schematic File文件,保存为ex4.bdf文件,再将第一节实验中的文件 clk_div.vhd, smg.vhd, cnt.vhd 重新建立，并按照时序关系连接电路，如下图所示

原理图（1）
3）对设计文件进行编译，Quartus II编译器窗口包含了对设计文件处理的全过程。在Quartus II软件中选择 Processing>Start Compliation，则出现 Quartus II的编译器窗口。选择：Processing->Start Compilation进行编译。
4）对设计的原理图（1）进行时序仿真，验证设计是否正确；然后将程序下载到实验箱之中进行硬件验证。
5）完成仿真设计后，重新修改ex4.bdf文件，如下面原理图（2）修改，再进行编译。选择Processing/Start Compilation 。

原理图（2）

6）在前面选择好一个合适的目标器件（在这个实验中选择为EP5CSEMA5F31C6），完成设计的分析综合过程，得到工程的数据文件以后，需要对设计中的输入、输出引脚指定到具体的器件管脚号码，指定管脚号码称为管脚分配或管脚锁定。这里介绍如下方法进行管脚锁定。
点击 Assignments菜单下面的Pin Planner，进入到引脚分配窗口。依照下表对所有端口进行管脚分配，如图所示。

所有引脚全部分配结束后的软件窗口
7）再次编译，值得注意的是，当管脚分配完之后一定要进行再进行一次全编译，以使分配的管脚有效，全局编译。Processing->Start Compilation。
8）完成下载
9）拨动sw0一下，LED0亮，数码管开始计时10下，然后LED01灭数码管计时结束
五、实验结果分析及讨论

总结本次VHDL实验成功实现了单稳态电路的设计与验证，展示了单稳态触发器在控制和时间延迟上的应用效果。通过对实验结果的分析和讨论，进一步确认了该电路的实用性和稳健性，为后续应用打下了良好的基础。
本次试验学会使用 Quartus II的调试方法，能独立输入程序，并能正确连机操作，能调试出正确的结果。理解 VHDL 语言的语法结构及其硬件描述过程，学会运用原理图设计和运用 VHDL 语言编程。