Supra软件更新：AGRV2K CPLD支持无源晶体做时钟输入

       AGRV2K CPLD支持无源晶体做时钟输入，和AG32一样接入OSC_IN和OSC_OUT管脚。

VE管脚文件设为PIN_HSE，如：

    clk PIN_HSE

    ledout[0]  PIN_31

    ledout[1]  PIN_32

    ......

在下载烧录文件（bin文件）时，选中“Enable HSE clock”即可。

       通过上述配置，可以帮助用户节约一个晶振的成本，同时降低系统的元器件数量，减少PCB的面积，实现一举多得的效果。

       更多的应用笔记，欢迎关注我们。