1 与电源相关的经典案例

【案例 1】LDO 输出电源电平低于设置值

某单板利用 Linear 公司的 LDO 芯片 LT1086-ADJ，从 3.3V 电源产生 2.5V 电源，测试时发现输出电源的电压只有 2.3V。

【讨论】
LT1086-ADJ 是一款输出电流可达 1.5A，输出电压可调的 LDO 电源芯片。本设计的相关电路图如下图所示。

在 LT1086 内部，ADJ 和 OUT 引脚之间的电压 VREF 设置为 1.25V，通过连接在这两个引脚之间的电阻 R1 形成电流，要求该电流略大于 1mA，经 R1、R2 后流入 GND，从而构成输出电压。同时 ADJ 引脚有 50μA 电流 IADJ 经 R2 流入 GND。
为得到 2.5V 的输出电压，计算公式为：

1.25V/R1≥10mA                                                                                                                    【4.1】
Vout=1.25Vx(1+R2/R1)+IadjxR2                                                                                           【4.2】

由于 Iadj极小，式（4.2）的第二项可忽略，计算得到 R1=R2=100Ω。
设计者对电阻 R1 和 R2 的取值正确，同时，核对 PCB 设计图，滤波电路设计也正确。
再查看器件资料，该器件的 Dropout（压差）要求（指 LDO 电源芯片对 VIN-VOUT 最小值的要求）为 1V，即该器件的输出电压 VOUT 至少应比输入电压 VIN 小 1V，在本设计中，VIN 为 3.3V，所以 VOUT 最大只能输出 2.3V。

【拓展】
由后续章节对 LDO 的介绍可知，输入/输出压差 Dropout 的存在是 LDO 必然具有的特性之一。在 LDO 选型时，该参数是重点考查的对象。在输入/输出低压差的应用中，如本例中的 3.3V 转 2.3V，以及 1.8V 转 1.5V，1.5V 转 1.2V 等，应选取支持低压差的 LDO 器件，如 Micrel 公司的 MIC2915X 及 MIC2930X 系列的 LDO 器件，在最大负载时，这些器件的压差 Dropout 可低至 仅 350mV，Linear 公司的 LT1963A，在最大负载时，压差也仅为 550mV。
在 LDO 选型中，输入电压、输出电压、输出电流等参数往往是设计者重点关注的对象，但在实际应用中，LDO 设计的成败，往往取决于一些微小的细节，如散热、压差、纹波、滤波电容的选择等，这些将在后续章节详细讨论。

【案例 2】电源芯片欠压保护电路导致上电时序不满足设计的要求

某设计中，要求在 1.8V 上电完成后，1.2V 才能开始导通，且 1.2V_S 由 1.8V_S 经 LDO 芯片产生，缓启动电路设计如下图所示。

CTRL1V8 和 CTRL1V2 由电源监控芯片输出，控制 MOSFET 开始导通的时间。测试发现，在 1.8V 上电完成 2s 后，1.2V 才开始上电，不满足芯片对电源上电时序的要求。

【讨论】
通过测量 CTRL1V8 和 CTRL1V2 波形，可确认电源监控芯片的输出是正常的。
在本设计中，LDO 输入端为 1.8V_S，输出端为 1.2V_S。LDO 输出端相对输入端的延时极小，量级为微秒。该 LDO 的压差参数 Dropout 为 0.35V，因此只要在 1.8V_S 的上电过程中，电平略大于 0.35V 后，1.2V_S 将跟随上电，如下图所示。

因此，2s 的延时不是由 LDO 造成的。
为了满足在 1.8V_S 上电完成后，1.2V 才能开始导通的要求，设计中利用电源监控芯片，当监测到 1.8V_S 达到阈值电平后，驱动 CTRL1V8 为高电平以导通 1.8V，延时 50μs 后驱动 CTRL1V2 为高电平以导通 1.2V。

测量电源的上电波形时发现，1.8V_S 上电完成后，又被拉回至 0.8V 附近，随后才能爬升并稳定在 1.8V 电平。而在 1.2V 上电的过程中，同样在上电阶段出现了毛刺，如下图所示。

该设计中，1.8V 电源为板上多片大功耗器件供电，电流大，容性高。由于 CTRL1V8 控制 MOS 管迅速导通，造成 1.8V 和 1.8V_S 被容性负载拉低，待充电完成后才能恢复为 1.8V 电平。该设计中应用的 LDO 芯片具有欠压关断功能，当 1.8V_S 被拉低至 0.8V，低于 LDO 的欠压门限，LDO 输出被关断，且需等待一段时间后才能重新开启，而 1.8V 对容性负载充电完成后，即又爬升 1.8V 电平，造成了 1.8V 和 1.2V 之间的延时。
改板设计中，在两个 MOS 管的栅极上各增加一个电容，减缓 MOS 管导通的速度，以避免 1.8V_S 被容性负载拉低，从而保证了 1.8V 和 1.2V 的正确时序。

【案例 3】多电源模块并联工作时的均压措施

某业务板上 1.8V 电源耗电量高达 35W，采用两个型号相同的 DCDC 电源模块 A、B 并联供电，电源模块输入端为 12V，由机箱内的电源板通过背板直接供电。测试时发现 A、B 两模块无法同时供电。

【讨论】
A、B 模块并联供电电路图如下图所示。

为防止倒灌，两电源模块的输出端通过二极管后并接在一起，由于电源输出端 1.8V_A、1.8V_B 与负载端 1.8V 之间有二极管相隔，因此需使用 SENSE 功能（将在下文讨论）调整电源模块的输出电压，设计中，取Ra=Rb=0Ω。
当Ra=Rb=0Ω时，电源模块调整输出电压以保证负载端的电压值为 1.8V，此时电源模块输出端 1.8V_A、1.8V_B 的电压略高于 1.8V，由于器件的差异性，1.8V_A 与 1.8V_B 不可能绝对相等，假设 1.8V_A 高于 1.8V_B，则通过二极管后，Da 管输出电压也略高于 Db管，因此 1.8V 的电压取决于 Da 管的输出电压。电阻Rb（0Ω）将 Da 管输出电压引回电源模块 B 的 SENSE 端，模块 B 发现负载端的电压已高于自己的设置值，因此关闭输出，导致两个并联模块中，仅有 A 模块在工作。
可将Ra和Rb的电阻值增大，例如，取值 5~10Ω，从而实现两个电源模块对负载端电平均的分配，以实现真正意义上的并联工作。

【拓展】
在多电源模块并联供电的应用中，应尽量选择能支持输出端直接并联（无需外部均流均压）的电源模块。

2 高速电路设计的电源架构

在高速电路设计中，一块单板往往涉及多种电源，常见的如 5V、3.3V、2.5V、1.8V、1.5V、1.2V、1.0V、0.9V、0.75V 等，如此多种类的电源不可能都直接通过背板从电源板获得。一般，单板仅有一种或两种输入电源，如-48V 或 12V，再由它们产生单板上器件所需要的电源。
就单板如何从-48V（或 12V 等）生成 5V、3.3V 等电源，常见有两种架构：集中式电源架构（CPA）和分布式电源架构（DPA）。

2.1 集中式电源架构

集中式电源架构（Centralized Power Architecture，CPA）是最原始的电源分配架构，指系统由一个独立电源供电（-48V、12V 或其他），并由这个独立电源直接变换得到单板所需要的各种电源，如下图所示。

集中式电源架构的缺陷在于，对单板上的每种电源，都需要采用隔离式 DCDC 电源模块，而隔离式电源模块的成本远高于非隔离式电源模块，且每增加一种电源，其成本和 PCB 面积都需相应增加。在高速电路设计中，一般不推荐采用集中式电源架构的模式。

2.2 分布式电源架构

分布式电源架构（Distributed Power Architecture，DPA）采用两级电源转换，第一级提供单板输入端电源（如-48V 或 12V 等）到单板中间电源的转换，这一级需采用隔离式电源模块，第二级则实现由中间电源到板内各个电源的转换，这一级采用非隔离式电源模块。这种架构又称为中间总线架构 IBV，如下图所示。

中间电源的电压值可选择为 12V、10V 或 9V 等。第一级电源的目的是获得中间电源，同时为单板提供电源隔离保护，因此允许输出较大的纹波和噪声，而第二级电源的目的是输出单板上器件所需要的电源，因此重点是限制输出端的噪声和纹波，同时提高转换效率。相对于集中式电源架构，分布式电源架构内需一个隔离式电源模块，因此能有效地节约成本和 PCB 面积，但由于涉及两级电源转换，而每级转换都不可避免地存在功耗损失，因此功耗相对较大。在高速电路设计中，推荐采用分布式电源架构。

理解要点：

① 集中式电源架构（CPA）的优点是一级转换即可获得所需电源，效率高，而缺点在于成本高，PCB 占用面积大。

② 分布式电源架构（DPA）的优点是节省成本和 PCB 占用面积，缺点是需要两级转换才能获得所需电源，效率略低。

③ 推荐采用分布式电源架构。