锁存器（Latch）和触发器（Flip-Flop）都是时序逻辑电路的基本单元，用于存储一位二进制信息，但它们在工作方式上有一些关键区别，特别是对“敏感信号”的响应不同。下面是它们的区别和各自敏感的信号：

✅ 一、锁存器（Latch）

🔹 工作方式：

• 电平敏感（Level-sensitive）

  • 对控制信号的电平（如使能信号）敏感。

  • 只要使能（Enable）信号为高电平（或低电平，取决于设计），输入就可以传到输出，处于“透明”状态。

  • 当使能信号关闭，输出才“锁存”当前值。

🔹 常见类型：

• D锁存器（D Latch）

• SR锁存器（SR Latch）

🔹 应用场景：

• 用于数据锁存，在对时序要求不严格时使用。

✅ 二、触发器（Flip-Flop）

🔹 工作方式：

• 边沿敏感（Edge-triggered）

  • 对时钟信号的边沿（上升沿↑或下降沿↓）敏感。

  • 只有在时钟信号跳变的瞬间才会响应输入并更新输出，其余时间保持不变。

🔹 常见类型：

• D触发器（D Flip-Flop）

• T触发器、JK触发器、SR触发器

🔹 应用场景：

• 广泛用于同步电路中，如寄存器、计数器、状态机等。

🆚 三、总结对比