FAQ: AG32的SPI, IIC和内部RAM构建FIFO等问题
AGM AG32内置RISC-V MCU + CPLD, 可以替代很多原来采用STM32 MCU + CPLD的应用,在此汇总一些常见问题,帮助大家减少开发中的疑问,加快开发进度。
·
AGM AG32内置RISC-V MCU + CPLD, 可以替代很多原来采用STM32 MCU + CPLD的应用,在此汇总一些常见问题,帮助大家减少开发中的疑问,加快开发进度。

- SPI 的驱动,是否可以兼容mcu的spi控制器?
AGM-HIZYUAN:
MCU的SPI是QSPI, 支持1,2,4线制, 如果是SPI的话,只支持mode3,并且收发不能同时进行。主要针对spi flash, PSRAM类存储。
- AG32 MCU内部是硬件IIC还是软件IIC,是否会有阻塞的问题 。 有相关的例程吗 ?是否可以支持DMA ?因为我有大量的高频操作IIC,不用DMA太占用CPU的时间 。
AGM-HIZYUAN:
AG32 MCU内部是硬件IIC。SDK 下example下有例程。DMA好像不支持,可以实测一下。
- 我用mcu + cpld 开发。如果改了mcu的程序,就只要bulid upload 即可? 如果是改了cpld的程序,就需要quartus + supra + upload_logic ? 这样理解对吗?
AGM-HIZYUAN:
是的。如果改了公共配置,ve或platformio.ini的一些,两边可能都要重新编译。
- 如何使用内部的ram 作为fifo以及DPRAM ,在quartus里面定制吗? 所有的ram类型都可以支持吗?
AGM-HIZYUAN:
CPLD有M9K,你可以用。和用altera的m9K 一样的使用。

更多的新鲜资讯,欢迎关注海振远科技AG32技术更新。
更多推荐



所有评论(0)