进行设计PCB时，经常会复用之前的参考设计，或者将其中的某一模块copy过来或者 sub drawing方式导入，但是在这个模块的导入或导出时，经常会遇到一些网络断链的情况。比如我们导出和导入布局时，因为设计单位的不同或者规则设计不一致，会出现下面的这种情况：

看视连接，但是又报错没有连接的状态；

一步：Derive connectivity

cadence 菜单下选择Tools命令，点击Derive connectivity，会弹出如下对话框：

二步：convert lines to connect lines

连接飞线，一般勾选前两个命令，点击OK，

确认 可以看到飞线消失了消失

仅供大家学习交流！