eFuse 与 Anti-Fuse
·
文章目录
1. 基本概念
eFuse (熔丝)
- 物理结构：由可熔断材料（如多晶硅）制成的导电通路
- 工作原理：通过施加高电压/电流物理烧断熔丝，改变电路连接状态
- 编程方式：电熔断（Electrical Blowing）
Anti-Fuse (反熔丝)
- 物理结构：初始为高阻抗绝缘体（如氧化物介质）
- 工作原理：通过击穿绝缘层形成永久性导电路径
- 编程方式：介质击穿（Dielectric Breakdown）
2. 电气特性对比
| 特性 | eFuse | Anti-Fuse |
|---|---|---|
| 默认状态 | 低阻（逻辑1） | 高阻（逻辑0） |
| 编程后状态 | 高阻（逻辑0） | 低阻（逻辑1） |
| 编程电压 | 较高（5-12V典型值） | 很高（10-20V典型值） |
| 编程电流 | 大（mA级） | 小（μA级） |
| 单元面积 | 较大 | 较小 |
3. 可靠性比较
eFuse 优势：
- 编程过程直观可控
- 未编程状态阻抗稳定
Anti-Fuse 优势：
- 编程后连接更可靠（导通电阻更低）
- 安全性高（难以窥探编程信息，）
- 更适合纳米级工艺
- 可多次编程（通过不同脉冲实现阻值调控，从而模拟 “伪多次编程”，≠传统 EEPROM）
4. 典型应用场景
eFuse 适用：
- 传统OTP存储器
- 芯片修复（Redundancy Repair）
- 低密度配置存储
Anti-Fuse 适用：
- 先进工艺节点（<28nm）
- FPGA配置存储
- 高安全性应用（如加密密钥存储）
5. 工艺影响
| 工艺节点 | eFuse 适用性 | Anti-Fuse 适用性 |
|---|---|---|
| >90nm | ★★★★★ | ★★★☆☆ |
| 40nm-90nm | ★★★★☆ | ★★★★☆ |
| <40nm | ★★☆☆☆ | ★★★★★ |
6. 发展趋势
- eFuse**：逐渐被Anti-Fuse替代，但在成熟工艺中仍有成本优势
- Anti-Fuse：
- 向更低电压编程发展
- 与CMOS工艺进一步集成
- 在PUF（物理不可克隆函数）中的应用探索
智能硬件社区聚焦AI智能硬件技术生态，汇聚嵌入式AI、物联网硬件开发者，打造交流分享平台，同步全国赛事资讯、开展 OPC 核心人才招募，助力技术落地与开发者成长。
更多推荐
4
0- 0
已为社区贡献3条内容
所有评论(0)