NMOS

  1. 衬底为啥接地?

    • 核心目的:确保源/漏与衬底之间的 PN 结反偏!

    • NMOS 的衬底是 P型 半导体(多空穴)。

    • 源极和漏极是 N型 半导体(多电子)。

    • 接地 = 接最低电位(通常 0V)

    • 作用: 把整个 P 型衬底“钉”在一个低电位上。这样,只要源极或漏极的电位高于衬底电位(通常是 0V),它们和 P 型衬底形成的 PN 结就自然处于 反向偏置 状态(P 接低,N 接高)。这就像给两个 PN 结各加了一个反向电压。

  2. 源极和漏极之间为啥是反向偏置?

    • 关键点: 说“源漏之间反偏” 不完全准确。更精确的说法是:源极与衬底之间、漏极与衬底之间 的 PN 结是反向偏置的。

    • 原因: 如上所述,衬底接地(0V)。在晶体管未导通(栅压=0V)时:

      • 源极通常也接地或接低电位(≈0V) -> 源-P衬底 PN结两端电压差≈0V,基本没偏置或轻微反偏。

      • 漏极通常接电源正电压(VDD > 0V) -> 漏(N,高电位)对衬底(P,0V)形成反向偏置。

    • 结果: 这两个反向偏置的 PN 结像两道“绝缘墙”一样,阻断了源极和漏极之间直接的电流通路。电子无法从源极穿过衬底到达漏极。这就是晶体管“关断”的状态。

    • 记忆点: 衬底接地“筑高墙”(反偏结),源漏“隔墙相望”不通路。

总结成一句话方便记忆:

NMOS衬底接地(P型低电位),把源(N)、漏(N)与衬底形成的两个PN结都“反偏锁死”,像两道绝缘墙,切断了源漏间的直流通路,确保晶体管能可靠关断。栅极加压才能“架桥”(反型沟道)让电流通过。

PMOS

  1. 衬底接什么?为啥?

    • 接最高电位(通常是电源电压 VDD)! (与 NMOS 的接地完全相反)

    • 核心目的:确保源/漏与衬底之间的 PN 结反偏!

    • PMOS 的衬底是 N型 半导体(多电子)。

    • 源极和漏极是 P型 半导体(多空穴)。

    • 把 N 型衬底接到最高电位 VDD。这样,只要源极或漏极的电位低于衬底电位(VDD),它们和 N 型衬底形成的 PN 结就自然处于 反向偏置 状态(N 接高,P 接低)。

    • 记忆点:PMOS衬底接 VDD(N型高电位),锁死反偏结!

  2. 栅极电压如何控制导通?

    • 栅压 = VDD (高电平):晶体管 关断 (OFF)

      • 栅极高电压(正电荷多)会 排斥 P型源/漏里的空穴(带正电),同时吸引衬底(N型)里的电子

      • 栅极下方没有形成导电沟道,源漏之间被两个反偏的 PN 结隔离(两道“绝缘墙”),电流无法流通。

      • 记忆点:栅高压 → 赶走空穴 → 无沟道 → 关断

    • 栅压 = 0V / 低电平 (相对于源极):晶体管 导通 (ON)

      • 栅极低电压(正电荷少/负电荷多)会 吸引 P型源/漏里的空穴(带正电)。

      • 当栅压足够低(负压足够大)时,栅极下方吸引的空穴浓度超过电子,形成一层很薄的 P型反型层(沟道)

      • 这条 P 型沟道连接了 P 型源极和 P 型漏极,空穴就能作为载流子从源极流向漏极(电流方向与空穴流动方向相同)。

PMOS 关键特性总结(与 NMOS 对比记忆):

特性 PMOS (P 沟道 MOS) NMOS (N 沟道 MOS) 记忆诀窍
衬底类型 N 型 P 型 PMOS 衬底是 N
源/漏类型 P+ 型 N+ 型 PMOS 源漏是 P
衬底电位 接最高电位 (VDD) 接最低电位 (GND / 0V) PMOS 衬底 Positive (高)
导通条件 栅压 << 源压 (低电平 / 负压有效) 栅压 >> 源压 (高电平有效) Positive 管需要 Negative 栅压驱动? 更简单:P 管 开,N
载流子 空穴 (正电荷) 电子 (负电荷) P型材料靠带正电的空穴导电
沟道类型 P 型 (空穴导电) N 型 (电子导电) 与源漏类型一致
开启电压 负值 (Vth < 0) 正值 (Vth > 0) 导通条件决定的
电流方向 源极 (高) → 漏极 (低) 漏极 (高) → 源极 (低) 空穴从高电位流向低电位,电子相反
常用角色 上拉管 (接 VDD) 下拉管 (接 GND) P管在上拉 (Pull-up), N管下拉

总结

为了便于记忆结合下图:

对于NMOS(栅极接地),衬底是P,P接地,二极管反向偏置,不导通。

对于PMOS(栅极接高),衬底是N,N接高,二极管反向偏置,不导通。

  1. NMOS = Negative carrier (电子) + Metal Oxide Semiconductor
    → 栅极正压吸引电子(Negative)形成沟道。

  2. PMOS = Positive carrier (空穴) + Metal Oxide Semiconductor
    → 栅极负压吸引空穴(Positive)形成沟道。

  3. CMOS互补性
    在数字电路中,NMOS和PMOS常配对使用(如反相器):

    • NMOS下拉(接GND):栅极高电平导通 → 输出低电平。

    • PMOS上拉(接V<sub>DD</sub>):栅极低电平导通 → 输出高电平。

这种互补开关特性使得CMOS电路在静态时几乎零功耗(一管导通时另一管截止),成为现代集成电路的基石。

Logo

智能硬件社区聚焦AI智能硬件技术生态,汇聚嵌入式AI、物联网硬件开发者,打造交流分享平台,同步全国赛事资讯、开展 OPC 核心人才招募,助力技术落地与开发者成长。

更多推荐