之前在网上学习过ADC的采样原理，但又忘记了……这两天又进行了学习，总结一下学习的内容，便于后续进行回顾。

1.基本概念

        ADC（Analog-to-Digital Converter，模数转换器）是连接模拟世界与数字系统的核心器件，其作用是将连续变化的模拟信号（如电压、电流）转换为离散的数字信号，以便数字电路（如单片机、FPGA）进行处理。

（图片来源：ADC采样转换原理与应用-CSDN博客）

2.核心原理

        ADC采样的过程本质上是对模拟信号进行离散化和量化的过程，ADC将模拟量转化为数字量核心过程包括：采样、保持、量化、编码。

模拟输入信号 → 信号调理 → 采样-保持（S/H） → ADC核心 → 数字输出
                                  ↑
                            参考电压电路

2.1 信号调理模块

        该模块作用：对原始信号进行预处理，确保其满足ADC的输入要求。主要功能：（1）滤波：去除高频噪音（如RC低通滤波），避免噪音影响采样精度。（2）放大/衰减：将小信号放大（如运算放大器构成的同相放大电路）或大信号衰减，将信号范围匹配ADC的输入量程（如0~5V）。（3）电平转换：将双极性信号（如 ±10V）转换为 ADC 可接受的单极性信号（如 0~5V），通过加法电路实现（如加 10V 偏移）。

2.2 采样（Sampling）

        采样指在特定的时间点（采样时刻）对连续模拟信号进行 “快照”（即在时域上对模拟波形进行切分），将连续信号转换为离散的时间点信号。

        采样核心依据是奈奎斯特采样定理，即为避免信号失真，采样频率（fs​）必须至少是模拟信号最高频率分量（fmax​）的 2 倍（即fs​≥2fmax​）。若采样频率不足，会导致 “混叠效应”（信号频率重叠，无法恢复原始信号）。例如，音频信号最高频率约 20kHz，因此 CD 采样频率设为 44.1kHz（大于 2×20kHz）。

        采样率越高，就越能恢复原信号波形，但对系统的要求更高，转换电路必须具备更快的转换速度。

2.3 保持（Holding）

        保持是指将采样时刻的模拟信号值保持一段时间，保持输入信号稳定，确保后续量化过程能稳定进行，避免因信号变化导致转化误差。因为采样电路获取的模拟信号转化为数字信号需要一定的时间（做不到实时转化），所以需要将获取的模拟信号通过保持电路保持一段时间。

        通常通过电容存储电荷来保持电压，配合开关管（如 MOS 管）控制采样与保持的切换，形成 “采样 - 保持电路（S/H）”。

        保持电路设计原理：（1）模拟开关（如MOS管）控制采样和保持状态的切换。（2）保持电容应选择低漏电流、低介质吸收的电容（如聚四氟乙烯电容）。（3）缓冲放大器提供高输入阻抗，防止保持电容放电。

（图片来源：百度百科）

2.4 量化

        量化是将保持的连续模拟电压值转换为离散的数字量（如二进制）（即在采样后给每个时间片分配一个数字）。由于数字量的位数有限，量化过程会引入 “量化误差”（误差大小为1/(2n)，n为 ADC 位数）。例如，8 位 ADC 的量化区间为 0~Vref（参考电压），每个量化台阶为 Vref/256，输入电压落在某个台阶内时，输出对应二进制码。

2.5 编码

        将量化后的离散值转换为数字系统可识别的二进制代码（如12位ADC量化为4096级），二进制编码的位宽等于ADC的位宽。

3. 关键性能指标

参数‌	‌含义‌	‌影响场景‌
‌分辨率‌	能区分的最小输入变化量（如12位ADC：3.3V/4096≈0.8mV）	精度要求高的传感器测量
‌采样率‌	每秒采样次数（单位：SPS，如1MSPS=每秒100万次）	动态信号捕获（音频/视频）
‌转换时间‌	完成单次采样+转换的总时间（含采样保持、量化编码）	实时控制系统响应速度
‌量化误差‌	模拟值映射到离散电平的固有误差（±0.5LSB）	高精度仪器设计

4.主流架构

类型‌	‌工作原理‌	‌特点‌	‌典型应用‌
‌SAR型‌	逐次逼近比较（类似二分搜索）	内置采样保持电路，采样速度中等（100k-5MSPS），精度高（8-18位）	嵌入式系统、传感器
‌Σ-Δ型‌	过采样+数字滤波降噪	过采样与数字滤波，采样速度低速（<100kSPS），超高精度（16-32位）	音频、电子秤
‌流水线型‌	多级分段转换	多级采样与转换，采样速度高速（10M-1GSPS），中高精度（8-14位）	通信、视频处理
‌Flash型‌	并行比较（所有电平同步比较）	无采样保持电路，直接比较，超高速（>1GSPS），低分辨率（≤8位）	雷达、超宽带信号 、示波器

5. 逐次逼近型ADC

        由于工作中用的是SAR ADC，本文就只介绍这一种ADC的工作原理。

        逐次逼近型 ADC（Successive Approximation Register ADC，简称 SAR ADC）是一种常用的中速、高精度模数转换器件，广泛应用于传感器数据采集、工业控制等场景。其核心原理基于 “二分法” 逐次逼近输入模拟信号的电压值，最终输出对应的数字编码。

（图片来源：百度百科）

5.1 核心组成结构

        逐次逼近型 ADC 的核心模块包括：

（1）比较器（Comparator）：用于比较输入模拟电压与内部 DAC 输出的参考电压。

（2）数模转换器（DAC）：将 SAR 寄存器中的数字量转换为对应的模拟电压。

（3）逐次逼近寄存器（SAR）：存储中间数字量，通过控制逻辑逐步调整数值。

（4）控制逻辑电路：协调各模块工作，按顺序控制 SAR 寄存器的位判断过程。

（5）采样- 保持电路（S/H）：在转换开始前捕获并保持输入模拟电压（部分 ADC 将其集成内部）。

5.2 电路连接

（1）输入信号路径

Vin→ 采样保持电路 → 比较器正输入端。

采样保持电路在转换开始时锁存 ，防止信号在转换期间变化。

（2）DAC 反馈路径

SAR 寄存器输出 → DAC 数字输入。

DAC 输出模拟电压 → 比较器负输入端。

（3）比较器输出反馈

比较器输出（高/低电平）→ SAR 寄存器。

AR 寄存器根据比较结果调整数字码。

（4）时钟与控制逻辑

时钟信号 → SAR 寄存器和DAC，同步转换步骤。

控制逻辑管理 SAR 寄存器的逐位逼近操作。

（5）参考电压

Vref → DAC 的参考输入，决定 DAC 输出范围。

5.3 电路工作流程（以8位ADC为例）

        逐次逼近型 ADC 的转换过程类似 “天平称重”：先假设一个中间值，通过比较调整，逐步缩小范围，最终确定最接近输入信号的数字量。具体步骤如下：

（1）初始化

        SAR 寄存器最高位（MSB）设为 1，其余位设为 0。DAC 根据 SAR 寄存器的值生成模拟电压（如Vref*1/2）。

（2）比较

        比较器将 Vin 与 DAC 输出比较。若Vin > Vdac，保留当前位（1）；若Vin < Vdac，清零当前位（0）

（3）逐次逼近

        SAR 寄存器依次调整下一位（从 MSB 到 LSB），重复比较和调整。

（4）输出结果

        转换完成后，SAR 寄存器输出最终数字值。

示例：8位SAR ADC转换 Vin= 2.3V，假设参考电压Vref = 5V，具体步骤如下：

步骤	SAR寄存器	DAC输出	比较结果
1	10000000	2.5V	2.3<2.5,清零MSB
2	01000000	1.25V	2.3>1.25,保留次高位
3	01100000	1.875V	2.3>1.875，保留第三位
4	01110000	2.1875V	2.3>2.1875,保留第四位
5	01111000	2.34375V	2.3<2.34375,清零第五位
6	01110100	2.265625V	2.3>2.265625,保留第六位
7	01110110	2.3046875V	2.3<2.3046875,清零第七位
8	01110101	2.28515625V	最终结果

总结：逐次逼近型 ADC 通过 “逐位判断、二分逼近” 的策略，以n个时钟周期完成转换，兼顾精度与速度，是中小速率、高精度采样场景的理想选择。其核心逻辑可类比为 “猜数字游戏”：从中间值开始，根据比较结果逐步缩小范围，最终锁定最接近的答案。