简单来说，阻抗匹配的目的是确保信号从源端传输到负载端时，能量能够被最大程度地吸收，而不是反射回源端。如果不匹配，就会导致信号失真、振铃、过冲和下冲，严重时会导致系统无法正常工作。

PCB设计中的阻抗匹配主要可以分为以下四大类，每种都有其特定的应用场景和实现方式：

1. 串联终端匹配 (Series Termination)

• 目标： 消除源端的反射。

• 原理： 在驱动芯片的输出引脚附近串联一个电阻 Rs。这个电阻值与驱动芯片的输出阻抗 Zout 以及传输线的特征阻抗 Z0 有关：Rs = Z0 - Zout。通常，当 Zout 很小且难以精确测量时，我们近似地使 Rs ≈ Z0（常见值为 22Ω, 33Ω）。

• 等效模型： 串联电阻 Rs 与芯片输出阻抗 Zout 相加，共同等于传输线阻抗 Z0，从而在源端实现匹配。

• 优点：

  • 只在源端放置一个电阻，简单、节省空间。

  • 低功耗（直流路径上无电流）。

• 缺点：

  • 是单向匹配，仅消除从负载反射回源端的二次反射，不能改善信号第一次向负载传播的波形。

  • 适用于点对点的拓扑结构（一个驱动源，一个负载）。

• 典型应用： 时钟信号、芯片选择信号、地址线、以及多个负载中最近端的一个负载的匹配。

2. 并联终端匹配 (Parallel Termination)

• 目标： 消除负载端的反射。

• 原理： 在接收芯片的输入引脚处（传输线的末端）并联一个电阻到地 Rt，且 Rt = Z0。

• 等效模型： 负载端的阻抗被下拉电阻强制匹配到 Z0，信号到达末端时能量被电阻吸收，不会反射。

• 优点：

  • 匹配效果好，能提供最干净的信号波形。

• 缺点：

  • 功耗高！因为无论信号高电平还是低电平，电阻上始终存在直流电流通路（Vcc -> 驱动源 -> Z0 -> Rt -> GND）。

• 变型1：戴维南匹配 (Thevenin Termination)

  • 使用两个电阻（R1 和 R2）分压，一个接到 Vcc，一个接到 GND。

  • 并联后的等效电阻 R1//R2 = Z0。

  • 同时提供了上拉和下拉，可以调整逻辑电平，但功耗依然较大。

• 变型2：AC并联匹配 (AC Termination)

  • 将一个电阻 Rt = Z0 与一个电容串联后接到地。

  • 电容隔直，消除了直流功耗，但只对高速信号分量有效，低频分量可能匹配不佳。

• 典型应用： 主要用于对功耗不敏感的板级总线或背板总线。

3. 差分阻抗匹配 (Differential Termination)

• 目标： 匹配差分信号对。

• 原理： 差分信号由一对极性相反、相位相差180度的信号组成。其阻抗控制与单端线不同，需要考虑线间距、线宽以及两根线之间的耦合。

  • 差分阻抗： Zdiff = 2 * Z0 * (1 - k)，其中 k 是耦合系数，与线间距有关。

• 匹配方法： 在差分接收端并联一个电阻 Rt across the differential pair（跨接在P和N线之间）。

  • Rt 的值应等于计算出的差分阻抗 Zdiff（常见值为 90Ω, 100Ω）。

• 典型应用： 所有差分信号线，如 USB、HDMI、PCIe、SATA、MIPI、LVDS、以太网等。

总结与对比

PCB设计中的阻抗匹配流程

1. 确定需求： 首先根据信号的速率、边沿时间（上升/下降时间）判断是否需要阻抗控制。通常，当传输延迟 > 1/6 信号上升时间时，就必须考虑。

2. 计算阻抗： 与PCB板厂沟通，使用他们的叠层结构和材料（如FR-4、PP片、芯板），借助阻抗计算工具（如SI9000）计算出达到目标阻抗（如50Ω单端，100Ω差分）所需的线宽、线间距和介质厚度。

3. 制定规则： 将计算好的参数（线宽、间距、参考层）设置为PCB设计软件中的约束规则。

4. 布线： 严格按照规则进行布线，确保关键信号路径的阻抗连续性（避免经过过孔、换层参考平面变化、走线突然变粗/变细）。

5. 端接： 根据拓扑结构（点对点、多点负载）和信号类型（单端、差分）选择合适的端接策略，并放置匹配电阻。

核心思想： 阻抗匹配不仅仅是“加一个电阻”，它是一个系统工程，始于叠层设计，贯穿于布局布线，最终通过端接元件实现信号的完整性