1 RAM概述

随机存储器又称为随机读写存储器，简称为RAM。RAM工作时可以从任意一个指定的存储单元中读取数据，也可以随时将数据写入到任何一个存储单元中。

相对于ROM而言，RAM有以下性质：

同时RAM又可以分为两类，分别是SRAM（Static Random-Access Memory，静态随机存取存储器）和DRAM（Dynamic Random Access Memory，动态随机存取存储器）。

下面对于这两种RAM分别进行介绍。

2 SRAM和DRAM

2. 1 SRAM

2.1.1 SRAM简介

SRAM，即静态随机存取存储器，是计算机体系中负责 “高速临时数据缓存” 的核心存储部件，尤其常见于 CPU 内部的一级缓存（L1）、二级缓存（L2），核心特点是无需周期性刷新即可稳定保存数据（“静态” 之名由此而来）。其存储原理基于由 6 个 MOS 管构成的触发器电路，通过电路中两个反相器的交叉耦合形成稳定的逻辑状态（0 或 1）来存储数据，只要持续供电，数据就能一直保持，避免了 DRAM 因电容漏电导致的刷新延迟，因此拥有远超 DRAM 的读写速度（通常可达纳秒级），能完美匹配 CPU 高频运算对数据的极速调用需求。

SRAM电路通常由存储矩阵、地址译码器和读写控制电路组成，SRAM的示意图如下所示：

 在上图中，各个部分的作用分别为：

• 行控制译码器：根据输入的地址信号，选择存储矩阵的某一行。
• 列控制译码器：从选中的行中进一步选择特定的列，最终确定读/写的数据位。
• 读写控制电路：用于对于电路的工作状态进行控制，当读写控制信号时，执行读操作，把存储单元的数据送到输入输出端口。而当读写控制信号时，执行写操作，加载在输入输出端口的数据被送到存储单元中。
• 存储矩阵：存储矩阵由很多存储单元组成，而每一个存储矩阵都能存储一位的二进制代码。

在上图中双向箭头表示的是可以双向传输数据的导线，例如数据等。多数计算机中的RAM采用读写并行线，而少数采用两个输入端分别进行读写控制。

在读写控制电路中，另设有片选输入端，当时，所有输入输出位高阻态，不能对于RAM进行读写操作；当时，RAM正常工作。

如下图所示为RAM集成芯片1024×4位SRAM的结构框图：

该芯片采用高速NMOS工艺制成，使用单一的+5V电源，全部输入输出电平与TTL兼容，完成一次读或写的时间为100~200ns。2114有4096个存储单元，排列成64×64的存储矩阵，十条输入输出代码分为两组译码，其中属于行地址译码器，使中其中一个输出为1，其余输出为0，在64个行中选出指定的行。而属于列地址译码器，使其中一个输出为1，其余输出为0，在16列中选出指定的列。

既是输入端又是输出端。读和写的操作是在R/W'和CS'信号的控制下进行。当，且时，进行读出操作。地址译码器选中四个数据传输到。当，且，进行写入操作。输入数据写入到指定的存储单元中。当，所有的I/O端均处于禁止态，将存储器内部电路和外部电路进行隔离，因此可以将和系统总线进行相连，或者将多个输入/输出端口并联运用。

2.1.2 SRAM的静态存储单元

静态存储单元是计算机内存中一种无需持续刷新就能保持数据的存储结构，核心依靠触发器的稳定状态来存储 “0” 或 “1”，只要不断电，数据就能长期保留。

如下图所示为六管CMOS组成静态存储单元示意图：

到组成的RS触发器，用于记忆一位的二进制代码。

在上图中，由、、和分别接反相器和。为了减少输入和输出，将的输入端和的输入端相连，既可在写入时作为置1输入端，又可以在读出时作为置1输出端。同时将的输入端和的输入端相连，既可在写入时作为置0输入端，又可以在读出时作为置0输出端。

其中和是做为门控端，作为模拟开关使用以控制触发器Q和与和之间进行联系，并且和由字线决定。时，和导通，触发器Q和Q‘端与和导通，当时，和截止，和与与之间切断。和是每一列存储单元共用两门控管，用于读和写缓冲放大器的连接，和的开放状态由列地址译码器控制，当时，和导通，当时，和截止

存储单元所在行或者所在列被选中之后，，，、、、均处于导通状态。如果CS'=0，RW'=1，则读写缓冲器的和截止：

而读写缓冲器导通，Q的数据段送到I/O端口：

如CS'=0、RW'=0，则读写缓冲器截止：

此时和导通，I/O端的数据被写入到存储单元中：

尽管CMOS的存储单元比NMOS存储单元复杂，但在大容量的静态存储器中均采用CMOS存储单元。因为采用CMOS工艺的SRAM，不仅正常工作时功耗较低，而且还能降低电源电压的条件下保存数据。因此，它可以在交流供电系统断电后用电池供电，以保持存储器中的数据下不会丢失，用这种方法弥补半导体随机存储器数据易失的缺陷。

2.1.3 SRAM集成芯片

静态CMOS RAM 6116 芯片是一种 2K×8 位的高速静态随机存取存储器。它采用先进的 CMOS 高性能技术制造，无需时钟或刷新操作，属于完全静态异步电路。在早期的计算机系统、工业控制领域以及一些嵌入式系统中，6116 芯片得到了广泛应用。不过，随着技术的发展，它逐渐被更大容量和更高性能的存储器所取代。

如下所示为静态CMOS RAM 6116（2k×8位）的引脚排列图：

在上图中，是数据输入端，是数据输出端，

• 写入方法：当、、时，上的内容存入对应的存储单元。
• 读出方法：当、、时，对应单元的内容输出到。

2.2 DRAM

DRAM，即动态随机存取存储器，是目前计算机、智能手机、服务器等电子设备中广泛使用的核心存储部件，主要承担 “临时数据缓存” 的关键角色 —— 它能高速读写数据，为 CPU 等运算核心提供实时的数据支撑，确保设备流畅运行，但断电后数据会立即丢失，因此需配合硬盘、SSD 等持久化存储设备使用。其 “动态” 特性源于存储原理：数据以电荷形式存储在微小的电容中，而电容会因漏电逐渐流失电荷，这就需要芯片每隔几毫秒通过 “刷新” 操作补充电荷以维持数据，这一过程会消耗一定能量并产生轻微延迟，不过相较于静态随机存取存储器（SRAM），DRAM 在单位面积内可集成更多存储单元，成本更低、容量更大，从而在 “大容量” 与 “性价比” 需求场景中成为主流选择。

DRAM的包括下面几种特点：

• 动态存储、易失性存储以及周期性刷新：数据以电荷形式存储在芯片内的微小电容中，但电容会因自然漏电导致电荷丢失，并且一旦停止供电，电容里面的电荷就会消耗尽， 存储的数据就会消失，并且一般DRAM会间隔几毫秒进行刷新，通过电路补偿电荷。
• 使用MOS管栅极电容存储电荷：DRAM利用MOS管栅极电容存储电荷的核心是借助该结构的 “电荷保持能力” 与 “简易集成性”，因为MOS 管栅极与衬底间有极薄的绝缘层（如氧化硅），形成可存储电荷的电容；且这种电容能与 MOS 管本身 “集成一体”。
• 栅极的电容的容量很小：DRAM的栅极电容的容量很小（通常为几皮法），漏电流不会绝对等于0，所以电荷保存时间有限。

如下图所示为1M×1位DRAM结构位置图：

上图时一个1M×1位DRAM总体结构框图。从总体上来说，除了包含存储矩阵、地址译码器和输入/输出电路三个组成部分以外，还相对于SRAM增加了刷新电路。

2.3 SRAM和DRAM对比

将SRAM和DRAM进行对比：

表1 SRAM和DRAM的对比

	SRAM	DRAM
使用元器件数量	使用的元件多	使用的元件少
集成度	集成度低	集成度高
速度	读写速度较快，延迟较低，在纳秒级	读写较慢，延迟较SRAM较高
功耗	静态存储的功耗较高，但是没有动态功耗	静态功耗较低，但是刷新会带来动态功耗，整体高于SRAM
地址线技术	地址线直接与容量相关，不需要复用	常采用地址线复用技术，减少地址线数量，降低引脚成本
应用场景	CPU高速缓存、网络设备缓存	计算机主存储器、显卡等

（本文参考了北京理工大学和清华大学的《数字电子技术》内容）。