STM32F103C8T6最小系统原理图绘制(电路详细讲解)

本文详细介绍了STM32F103C8T6最小系统设计方法，包括电源电路（5V转3.3V）、时钟电路、BOOT启动电路等关键模块的设计原理。同时讲解了使用立创EDA进行原理图设计、PCB布局布线的完整流程，重点说明了元器件选型、模块化布局、信号完整性处理等设计要点。文章还提供了电路板设计规范，如45度走线、晶振隔离、泪滴添加等实用技巧，最后介绍了PCB下单制作的注意事项。该内容为STM32开发板设计

星迹70

37213人浏览 · 2025-10-05 15:07:17

星迹70 · 2025-10-05 15:07:17 发布

一、STM32F103C8T6最小系统原理图

1.1、STM32最小系统外围电路设计

STM32F103C8T6引脚和内含功能外设足够本系统使用，且使用C语言进行驱动程序的编写，代码开发效率高。如图所示，最小系统外围电路主要包含电源电路、滤波电路、时钟电路、BOOT启动电路、SWD程序下载调试电路及复位电路。

1.1.1、电源电路设计

        查阅 STM32F103x8系列数据手册可知，STM32F103C8T6微控制器工作电压的典型数值为 VDD-3.3V。而通过USB接口输出的电源为5V，为了单片机正常工作，我们设计 5V转 3.3V的稳压电路，把 5V的输入电压降低到 3.3V 工作电压。
        常用的降压芯片一般有 AMS1117-3V3、ME6211C33、RT9193-33GB、XC6206、TPS78233等LDO(低压差线性稳压器)芯片，综合比较后选用ME6211C33芯片，它采用 SOT-23-5 封装，是一颗低功耗低压差LDO芯片，其工作电压范围是2V~6V，最大输出电流为500mA(Vin 4.3，Vout-3.3)，lout-120mA 时最低压差仅为120mV，待机模式下电流为 0.1uA。
        最小系统电源电路的设计见下图,USB 接口的VCC 管脚与PC端USB 口的+5 V相连接，VSS管脚与GND相连接，这样就能为整个系统提供5V的供电，参照ME6211数据手册中的典型应用电路,用ME6211C33进行稳压器的设计,如图所示,通过ME6211C33稳压电路使得 5V 电压降为3.3V提供给MCU使用。

如图所示为电源指示灯电路，用来指示电源电路是否正常工作，由发光二极管(绿色)D1和限流电阻RI组成，若电源电路工作正常，则二极管会导通发光:否，发光二级管则常灭。

1.1.2、滤波电路设计

如图所示为电源滤波电路，为了保证 STM32 供电电压的稳定性，在电源的正负极之间需要放置一个104=10x10^4pf(即100nf)去耦电容，利用电容阻直通交的特性来进行去耦，滤掉电路中电压波动与高领振荡，减少电源噪声，使电源更加稳定。

1.1.3、时钟电路设计

晶振电路为主控芯片提供系统时钟，单片机的运行必须依赖稳定的时钟脉冲，晶振电路相当于整个系统的“心跳节拍”。由《STM32F103x8,STM32F103xB数据手册》可知，STM32有三个内部时钟源，但是由于单片机的内部时钟容易受外界干扰，所以需要设计外接晶振电路，如图所示。
通常情况下，晶振电路需要放置一个外部高速时钟(8Mhz)和一个外部低速时钟(32.768khz)，这个外部低速时钟一般用于RTC实时时钟；但根据实际需求，本系统仅提供一个高速外部时钟用于系统的主频使用。如图3.7所示，根据数据手册外部高速时钟的频率典型值为8MHz，便于产生72Mhz的时钟频率，为了满足晶振的起振要求,晶振电路还需要连接两个合适的电容,两电容CL1和CL2通常大小相同,建议使用 5pf至 25pf范围的外置陶瓷电容器
由于本系统采用ADS1256作为模数转换芯片，其主时钟需要由外部晶振提供。根据手册，通常选择7.68MHz的品振频率(即CLKIN=7.68MHz)，同时接入电容的典型值为18pF。这个值在MCU外部高速时钟的官方推荐范围内，为方便选型节约成本，外部高速时钟品振外接电容值也选择18pf

1.1.4、BOOT启动电路设计

如图所示，根据 STM32F10xxx参考手册可知 STM32 支持内部 FLASH 启动、系统存储器启动、内部 SRAM 启动三种启动方式，启动方式由 BOOTO、BOOT1 引脚电平状态决定,所以需要设计 BOOT启动电路来调换 BOOT引脚电平状态选择启动方式如图所示为 BOOT 启动电路，整体为一个 2*3 的排针，1、2 引脚连接 3.3V电压(高电压)，5、6 引脚连接 GND(低电平)，由于 BOOTO 和 BOOT1 默认情况下一般处于高阻态的状态，所以通过连接 10K 上拉/下拉电阻，
通过更改 BOOTO 和 BOOTI引脚的高低电平状态，可以改变系统的启动方式。一般情况下，我们使用 JTAG/SWD 调试下载程序到闪存里，因此将BOOT0和BOOT1置低电平即可。如图3.9所示，跳线帽的连接状态应该如此设置。

1.1.5、SWD程序下载调试电路设计

目前，STM32程序调试方式主要有两种，即JTAG和SWD。SWD方式适合封装引脚较少的芯片，只需2个引脚便可以完成对程序的调试和下载，传输速率也更快。因此，本系统使用的是 SWD调试接口，电路原理图如图所示，使用了一个4Pin 排针,用来外接 ST-Link 下载器,SWIO外接上拉电阻,SWCLK 引脚外接下拉电阻(SWIO、SWCLK为 STM32C8T6 芯片的SWD下载调试引脚)。

1.1.6、复位电路设计

复位电路主要用于对MCU进行程序复位，将电路重置到初始状态。根据官方的数据手册可知，芯片的复位引脚与内部的永久上拉电阻相连，即默认为高电平，当我们提供低电平时芯片会复位。
系统的复位电路如图3.8所示，由一个按键、一个电容和一个上拉电阻组成。引脚RESET连接到STM32芯片的复位引脚上。该电路的原理是利用RC电路的充放电原理，在上电瞬间为 RESET 引脚产生一个短暂的低电平。按下按键也会使 RESET 引脚产生低电平，并且电容 C27 还可以起到消抖作用。
该复位电路有两种工作方式:第一种是接入电源的瞬间进行上电复位，第二种是按键复位。
上电复位原理:接通电源瞬间，因为电容两极的电压无法突然变化，因此电容C27相当于短路，RESET是低电平，MCU重置:在电容充满一定电量后，相当于电容C27开路，这时RESET处于高电平，MCU进入开始正常工作状态:

按键复位原理:当按下RESKEY按键后，电容C27被短路，开始放电，持续一段时间后，复位引脚变为低电平，单片机复位:按键松开复位引脚为高电平，MCU正常工作。

为了保证系统能够正常复位，电容的充电时间应该大于两个机器周期以上的时间。主频为 72MHz 时，单片机的一个机器周期=12/72M=0.1656X10^-6s。我们选用 R=10k,C=0.1μf的元件来设计复位电路,通过公式t=RC 进行粗略计算,得到复位时间为 0.01s,完全满足要求。

二、立创EDA的使用方法

2.1、新建工程

2.2、查找元器件的两种方式(需要知道自己要的名称和封装是什么)

如果自己不知道封装或者名称是什么的话，那如果有实物的话，可以去淘宝拍照识别这个东西是什么？然后再到立创商城去搜这个东西，然后逐步排查这个东西的封装了；

还有就是自己知道功能，就可以去立创商城搜功能需求，它也会列一些器件给你选的，比如AC220V转DC5V，它就会告诉你它的库存上有哪些了

2.2.1、直接底部的搜索框进行搜索

你新建工程之后是直接出现在工程设计选项上的，需要先点击下面一个常用库选项，点击原理图；然后在视图->底部面板，即可打开底部的器件面板，就可以直接在搜索栏进行器件的搜索了。如果有些搜索名称搜不到的话，就按封装来找就可以找到了

例如搜索一个STM32F103C8T6的库，最后点击放置即可(在放置之前需要先打开工程设计里面的原理图，才能放置元器件)。

2.2.2、新建一个常用库

在常用库的设置界面，新建一个常用库，将需要的元器件都放进去

然后就添加器件，按下方来选择自己要的器件，然后应用和确认即可，就可以在常用库里面看到这个封装了。

2.2.3、元器件归类放置

将原理图的所有要用到的元器件都找出来，然后放到自己新建的常用库上去；并最后将他们都放置到原理图绘制上去，进行原理图绘画成型。

2.3、画原理图

2.3.1、原理图五要素：

(1)、元器件

这是原理图的基础构成单元，用符号（Symbols） 来表示实际的电子元件。

内容：包括电阻、电容、电感、集成电路（IC）、连接器、晶体管等所有电子元件。
要求：
- 符号标准：应使用行业标准或公认的符号（如IEEE标准），以保证所有工程师都能理解。例如，一个电阻不应该随意画成一个方框。
- 唯一性：每个元器件在原理图中都必须有一个唯一的位号（Designator），例如R1, R2, C1, U1等。
- 信息完整：每个元器件都必须关联一个关键的参数值或型号。例如，电阻R1旁边要标注“10kΩ”，电容C1旁边要标注“100nF”，芯片U1要标注具体的型号“ATmega328P”。

(2)、连接线(导线)

连线表示元器件之间的电气连接关系。它定义了电流和信号的路径。

内容：通常表现为导线（Wires）、总线（Buses）和网络标签（Net Labels）。
要求：
- 清晰无歧义：连线交叉时，如果有电气连接，必须用连接点（Junction Dot） 明确表示；如果没有连接，则线应交叉而过。
- 减少混乱：尽量避免连线穿过元器件，或线之间形成不必要的交叉。可以使用网络标签（Net Labels） 来代替长距离的连线，使图纸更整洁。例如，将一束数据线命名为“D[0..7]”。
- 正确性：确保所有必要的连接都已画出，没有遗漏（开路）或错误（短路）。

(3)、标识

标识是为元器件和网络（Net）赋予的唯一名称，是原理图和PCB之间、以及工程师之间沟通的“语言”。

内容：
- 元器件位号（Component Designators）：如 R1, C5, U3。
- 网络标签（Net Labels）：如 VCC_3V3, GND, SPI_CLK, USB_D+。
要求：
- 唯一性：每个元器件的位号必须是唯一的；相同电气连接的网络必须使用相同的网络标签。
- 意义明确：网络标签应具有描述性。VCC_5V 比 NET12 包含的信息要多得多，一看便知是5V电源网络。

(4)、注释

注释是用于解释和说明的非电气对象，为阅读者提供额外的上下文、功能说明或设计注意事项。

内容：
- 文字注释：解释某个模块的功能（如“Power Supply Section”）、注意事项（如“High-Speed Trace: Keep Short”）、测试要求等。
- 框图/边框：将电路划分为不同的功能区块（如电源、MCU、传感器接口等）。
- 波形和电压标注：在关键测试点标注预期的信号波形或电压值。
要求：注释应简洁、清晰，放在不干扰电气连接的地方。

(5)、标题栏

专业的原理图绝对离不开一个完整的标题栏（Title Block）。它可以说是原理图的“身份证”，包含了项目的元数据。

内容：
- 图纸名称：如 “Main Board Schematic”
- 版本号：如 Rev 1.2 （至关重要，用于追踪修改）
- 设计者和审核者姓名
- 公司名称和项目名称
- 日期
- 图纸页码：如 “Page 1 of 5”

2.3.2、注意事项：

将找好的封装按照原理图分好的区域进行放置，然后就是通过导线进行连接和网络标签的注明，区域使用矩形框进行区分开，电源部件是在放置的网络标识上找

添加矩形进行区域划分，然后添加文本进行文字注明。

重点就是对于那些没有跟IC芯片连接的网络引脚标签，需要将使用非连接标识进行放置，不然会出现警告说导线 VB $1N2773 是单网络，仅连接了一个元件引脚。

2.4、PCB规则检查

只要设计检查是如下图所示即是成功无错误，无警告的正确的原理图

2.5、PCB的导入

使用布局传递可以更好的在PCB布局中区分具体模块有哪些元器件和更好的摆放，就是先在原理图的模块上选中，然后可以自己在设置里的快捷键进行设置快捷键进行使用，我这里是自己设置的Ctrl+Alt+V的，你们也可以自己设置，或者直接鼠标左击选择即可。

2.6、PCB的布局原则

在PCB设计过程中，布局环节非常重要，一个合理的PCB布局对于电路板的最终性能有着至关重要的影响，因此，合理的PCB布局是电路板设计成功的首要条件。
本系统在PCB设计过程中，应该遵循以下布局原则：

(1)布局要遵循连线最短，体积最小，面积最小的原则，考虑整体板子大小:

        (2)布局应考虑到各个元器件的摆放位置，特别考虑重要接口、传感器(跟位置有关的元器件)的位置分布，像电容、电阻没有参与到实际与位置有关的元器件，按照线路最短、制作方便等原则排布:
        (3)进行模块化布局，尽可能地减少信号相关的元器件之间的距离:
        (4)元器件摆放时不要过于密集，应该尽量使电路板布局紧凑合理，便于后期的手工焊接，且尽量均匀分布电路元件，使其保持整齐排列，易于维护和制造；

        (5)布局过程中，滤波电容需要在芯片周围布局，这样可以达到最好的滤除干扰的
效果:
        (6)小电容应该尽量靠近ADC，降低噪声对其影响:
        (7)晶振与芯片尽可能靠近，本系统共使用了三个晶振分别为MCU主频晶振(8MHz)、ADC外部晶振(7.68MHz)、CH340驱动电路晶振(12MHz)，MCU主频晶振尽可能靠近STM32F103C8T6芯片，CH340驱动电路晶振尽可能靠近CH340G芯片，ADC 外部晶振应尽可能地靠近 ADS1256，否则将影响输入幅值的大小。

2.7、PCB的布线和规则设置

PCB 设计中的布线是一个非常重要的部分，需要花费大量的工作量和精力，好的布线可以有效地减少信号干扰，从而确保信号质量和稳定性
布线基本规则如下:

(1)对于同类型的输入信号线，应该成组、平行分布，并保持它们之间的长度差异不要太大，这种布线方式可以有效地减少信号干扰，提高系统的稳定性，并简化布线；

(2)90°信号线的转折会带来信号反射，降低信号质量，因此，走线时一般采用45°转折线;

        (3)走线越长，阻抗越大，对信号完整性有一定程度的影响，在走线过程中应保证传元器件之间的走线距离尽量短;
        (4)走线功能不同，宽度也不相同，遵循地线宽度大于电源线宽度大于信号线宽度的原则进行布线;
        (5)尽管层与层之间的信号电气连接通常需要过孔来实现，但应该尽量减少信号线的过孔数量，这可以有助于保证信号的完整性，并提高信号传输速度;
        (6)关于电源及地的引脚，需要尽可能缩短过孔和引脚之间的长度，这可以降低电阻和
电感，并提高电路的稳定性。

晶振旁边使用 GND 布线包围，(将晶振隔离开)，

晶振所在区域的顶层和底层最好不要走线，特别是关键信号线，以避免影响信号质量晶振下方所有层原则上不允许走线，尤其是高频信号线，因为晶振本身可能成为干扰源。

同时使晶振的两个电容尽量和晶振保持对称。