1. 项目概述：为何选择LPC435x系列MCU？

在嵌入式项目选型时，我们常常面临一个核心矛盾：需要一颗既能处理复杂算法、又能高效管理众多外设，同时还要兼顾成本和功耗的“全能型”MCU。几年前，我在设计一个工业网关项目时就遇到了这个难题。项目需要实时处理来自多个传感器的数据流（涉及滤波和FFT运算），同时还要维护以太网通信、管理TFT液晶屏，并响应多个外部中断。如果使用单核MCU，要么选择高性能的Cortex-M4，但外设中断频繁会严重挤占算法处理时间；要么选择低功耗的Cortex-M0，但DSP性能又捉襟见肘。就在权衡之际，NXP的LPC435x系列进入了我的视野——它直接把Cortex-M4和Cortex-M0两个内核做进了一颗芯片。

这不仅仅是简单的“双核叠加”。LPC435x系列采用了一种非常巧妙的 主从式异构架构 。主核是最高204 MHz的Cortex-M4F，自带硬件浮点单元（FPU）和DSP指令集，专门负责“重活”：比如电机控制的FOC算法、音频编解码、或复杂的协议解析。而从核是一个同样能跑到204 MHz的Cortex-M0，它就像一位尽职的“管家”，专门处理各种外设中断、I/O管理、通信协议栈（如USB或CAN的底层数据搬运）等实时性要求高但计算量相对较小的任务。两个内核通过共享内存（SRAM）和硬件信号量进行通信，协同工作。这种分工让我可以把时间紧迫的中断服务程序（ISR）扔给M0核，保证系统对外部事件的快速响应，而M4核则可以心无旁骛地跑我的核心控制算法，整个系统的实时性和效率得到了质的提升。

除了双核这个最大亮点，LPC435x的“家底”也厚实得惊人。它最高提供1MB的片上Flash（分两个Bank，支持读写同时操作）和136KB的SRAM，对于中等复杂度的应用完全足够。更吸引人的是它丰富的外设集成： 双高速USB（一个带片上PHY支持OTG，一个支持ULPI接外部PHY） 、 10/100M以太网MAC（带IEEE 1588时间戳） 、 LCD控制器（最高支持1024x768） 、 外部存储器控制器（EMC） 可以直接挂SDRAM和NOR Flash扩展内存，以及一个极具特色的 四线SPI Flash接口（SPIFI） 。SPIFI支持在外部Quad-SPI Flash上直接运行代码（XIP），这意味着你可以用一颗便宜的大容量SPI Flash来存储程序和常量数据，大大降低了系统成本，同时性能远超传统的SPI加载到RAM再执行的方式。

这颗芯片的目标应用场景非常明确： 工业自动化（PLC、运动控制） 、 电机驱动（三相变频、伺服） 、 嵌入式音频设备 、 智能家电/白色家电 以及 复杂的HMI人机界面 。如果你正在为这类项目选型，需要一个在性能、外设集成度和系统架构上取得精妙平衡的解决方案，那么深入理解LPC435x将会非常有价值。接下来，我将结合自己的使用经验，从内核分工、外设使用到实际编程模型，为你层层拆解这颗“瑞士军刀”般的MCU。

2. 核心架构与双核协作机制解析

2.1 Cortex-M4F与Cortex-M0的职责划分

LPC435x的双核设计并非对称多处理（SMP），而是典型的 非对称多处理（AMP） 或主从模式。理解这一点是高效利用它的关键。

Cortex-M4F（主处理器） 是这个系统的“大脑”。它的优势在于：

1. 硬件浮点单元（FPU） ：单精度浮点运算完全由硬件完成，速度比软件模拟快数十倍。这对于电机控制中的Park/Clarke变换、音频处理中的滤波器系数计算至关重要。
2. DSP扩展指令集 ：如单周期乘加（MAC）、饱和运算、SIMD指令，能高效处理数字信号处理任务。
3. 内存保护单元（MPU） ：可以划分内存区域权限，增强系统可靠性，防止错误任务篡改关键数据。
4. 更高的流水线和性能 ：虽然和M0同频，但架构更先进，处理复杂代码效率更高。

因此，在项目规划时，我会把以下任务分配给M4核：

• 核心控制算法（如PID调节、运动轨迹规划）
• 数字信号处理（音频解码、振动分析）
• 复杂协议栈的高层处理（如TCP/IP协议栈、文件系统）
• 图形用户界面（GUI）的渲染和逻辑

Cortex-M0（协处理器） 则是系统的“神经末梢”。它的特点是：

1. 极简架构 ：面积小，功耗低，中断响应延迟非常确定。
2. 与M4工具链兼容 ：使用相同的ARM指令集架构，开发工具（如Keil, IAR）可以同时为两个核编译代码，简化开发。
3. 专为I/O和事件处理优化 ：虽然性能不如M4，但处理外设中断、数据搬运（DMA配置）、状态机等任务绰绰有余。

所以，M0核的理想任务是：

• 管理所有外设中断（UART收发完成、ADC采样结束、定时器匹配）
• 运行实时操作系统（RTOS）或简单的调度器来管理多个外设任务
• 处理低速通信接口（如I2C、SPI从机）的数据流
• 监控系统安全状态（看门狗、电压检测）

2.2 双核间的通信与数据共享

两个内核独立运行，但它们必须协同工作。LPC435x提供了几种高效的通信机制：

1. 共享内存（Shared SRAM） ：这是最基础、最常用的方式。芯片内部有多块SRAM（如32KB AHB SRAM、16KB+16KB SRAM等），其中一部分可以被两个内核平等访问。你可以定义一个结构体在共享内存区，用于传递命令、状态和数据。

   • 注意事项 ：必须小心处理数据一致性问题。对于简单的 uint32_t 标志，使用ARM提供的 __LDREX 和 __STREX 这类独占访问指令，或者直接利用芯片提供的 硬件信号量 单元。对于复杂数据结构，建议使用“生产者-消费者”模型，并通过关中断或使用互斥锁（如果运行RTOS）来保护。

2. 硬件信号量（Semaphore） ：LPC435x内置了硬件信号量模块。两个内核可以通过读写特定的寄存器来原子性地获取和释放信号量，从而安全地访问共享资源（如某个外设或一块内存）。这比软件实现的信号量更高效、更可靠。

3. 核间中断（Inter-Processor Interrupt） ：每个内核都可以通过写对方核的NVIC（嵌套向量中断控制器）寄存器来触发一个中断。这是最直接的同步和通知机制。例如，M0核完成了一组ADC数据采集后，可以触发一个M4核的中断，通知它数据已就绪，可以进行处理。

4. 消息队列（Message Queue） ：在共享内存中实现一个环形缓冲区（Ring Buffer），一个核写，另一个核读。结合核间中断，可以构建一个高效、解耦的通信管道。这是我在实际项目中最推荐的方式，它降低了双核编程的复杂度。

一个典型的数据流案例 ：在一个电机控制+以太网监控的项目中，我的安排是：

• M0核 ：负责ADC采样（通过定时器触发）、电流环的PWM更新（高实时性）、以及处理UART接收的调试命令。所有这些都在一个高优先级的RTOS任务或中断中完成。
• M4核 ：运行速度环和位置环的PID算法、执行FOC变换、通过以太网TCP socket向上位机发送实时数据，并运行一个轻量级GUI显示状态。
• 协作流程 ：M0核每50us触发一次ADC，采样完成后将三相电流值写入共享内存的环形队列，并触发M4核的中断。M4核在中断服务例程（或一个等待信号量的任务）中读取电流值，进行FOC运算，计算出新的PWM占空比，再写回共享内存的另一个命令区域。M0核通过查询或中断方式获取这个新占空比，并更新PWM寄存器。这样，高实时性的ADC和PWM由M0核保障，而计算密集的算法由M4核完成，互不干扰。

2.3 内存映射与总线矩阵

LPC435x内部有一个复杂的 AHB多层矩阵（Multi-Layer AHB Matrix） 。你可以把它想象成一个高效的交通枢纽，允许多个主设备（如M4内核、M0内核、DMA控制器、以太网MAC、USB）同时访问不同的从设备（如Flash、SRAM、外设），而不会产生拥堵。

• 优势 ：Cortex-M4通过独立的I-Code和D-Code总线访问Flash，通过系统总线访问外设和RAM，这种哈佛架构提升了指令和数据的并行获取能力。同时，DMA控制器和高速外设（如USB、以太网）可以通过其他总线层直接访问内存，完全不需要CPU介入，极大减轻了内核负担。
• 实操要点 ：在编写对性能要求极高的代码时（如图像刷新、高速数据流），要善用DMA。例如，LCD刷新可以通过DMA从显存（位于SDRAM或SRAM）直接搬运数据到LCD控制器，期间CPU完全自由。同样，USB或以太网的数据包收发也应配置为DMA模式。

3. 关键外设深度剖析与使用指南

3.1 SPIFI：扩展存储与XIP执行的利器

SPIFI（Serial Flash Interface）是LPC435x的一大特色。它不是一个简单的SPI接口，而是一个专为连接Quad-SPI Flash优化的、支持 就地执行（eXecute-In-Place, XIP） 的存储器接口。

它解决了什么问题？ 传统MCU程序存储在内部Flash。当程序很大（比如超过1MB）或需要存储大量资源（如图片、字体）时，内部Flash不够用。通常的解决方案是外挂并行NOR Flash或NAND Flash，但这需要占用大量IO引脚，且电路复杂。SPIFI只用 4个数据线（SIO0-SIO3）、1个时钟线（SCK）和1个片选（CS） ，就能实现高速（最高52MB/s）的串行Flash访问，并且CPU能直接从这片外部Flash取指令运行。

如何使用？

1. 硬件连接 ：选择一颗支持Quad-SPI模式的Flash芯片（如Winbond W25Q系列）。连接SCK， CS， SIO0, SIO1, SIO2, SIO3这6根线即可。注意上拉电阻和电源滤波。
2. 初始化 ：上电后，SPIFI模块需要先被配置，以识别外部Flash的型号、大小和读写时序。NXP的驱动库通常提供了初始化函数，你需要根据数据手册配置SPIFI的时钟分频、命令格式等。
3. 内存映射 ：配置成功后，外部Flash会被映射到MCU的一个固定地址段（例如 0x28000000 ）。之后，你可以像访问内部ROM一样，用指针直接读取这个地址的数据。
4. XIP运行 ：如果你想将部分代码（如非时间关键的初始化代码、GUI库）放到SPIFI Flash中运行，需要修改链接脚本（Linker Script），将对应的代码段（ .text ）定位到SPIFI的内存映射地址。编译器/链接器会处理好地址偏移。 需要注意的是 ，XIP模式下的代码执行速度受SPIFI时钟和Flash本身读取延迟的影响，会比内部Flash慢。因此，对性能要求高的中断服务程序或关键循环，务必放在内部Flash中。

避坑经验 ：

• 上电顺序 ：确保MCU的IO电压（VDDIO）稳定后，再对SPIFI Flash进行操作。不稳定的电源可能导致初始化失败。
• 时序配置 ：仔细阅读SPIFI和外部Flash的数据手册，正确配置时钟相位、极性和指令周期。初始阶段可以先用低速模式（如1MHz）确保通信成功，再逐步提高速度。
• 写操作 ：写Flash（编程或擦除）必须通过SPIFI模块提供的专用命令函数，不能像写RAM一样直接赋值。写操作前必须先擦除（Erase）对应扇区。

3.2 高级外设：SCTimer/PWM与GIMA

SCTimer/PWM ：这不仅仅是一个普通的定时器或PWM发生器，而是一个高度可配置的“状态可配置定时器”。你可以把它理解为一个由事件驱动的小型可编程逻辑阵列。

• 核心能力 ：它拥有多个输入（事件）、输出（动作）和状态。你可以定义一系列规则：“当事件A发生，且当前处于状态S1时，触发动作X并跳转到状态S2”。这使得它可以实现非常复杂的波形生成、脉冲序列控制、编码器解码等功能，而几乎不占用CPU时间。
• 典型应用 ：
  • 多路非对称PWM ：轻松生成中心对齐、边沿对齐，且占空比和相位可独立控制的复杂PWM波形，非常适合多相电机控制。
  • 正交编码器接口 ：通过配置输入捕获事件，可以直接解码增量式编码器的A/B相和索引信号。
  • 自定义通信协议 ：模拟特定的串行时序，如WS2812B LED的单总线协议。

GIMA（全局输入多路复用阵列） ：这是连接SCTimer等事件驱动外设的“交叉开关”。芯片上有海量的引脚和内部事件源（如定时器匹配、ADC转换完成），GIMA允许你将 任何一个输入事件路由到任何一个外设的输入 。这提供了极大的灵活性，避免了引脚功能冲突。例如，你可以将某个GPIO的外部中断信号，同时路由给SCTimer作为启动事件，并路由给ADC作为触发源，实现精准的同步采样。

3.3 模拟子系统：ADC、DAC与时钟管理

双10位ADC ：LPC435x包含两个独立的10位、400 KSPS的ADC模块（ADC0和ADC1）。每个ADC有8个输入通道，但注意看数据手册的引脚描述：ADC0_0和ADC1_0在内部是连接在同一个物理引脚上的，其他通道同理。这意味着你最多可以采样8路不同的模拟信号，但两个ADC不能同时采样同一路信号。

• 使用技巧 ：
  • 交替采样 ：可以配置两个ADC交替对同一组通道采样，理论上将采样率翻倍。
  • 同步采样 ：配置两个ADC同时采样不同的通道，用于需要严格同步测量的应用（如三相电的电压电流）。
  • 硬件触发 ：ADC可以通过SCTimer、定时器或GPIO事件来触发，实现与PWM中心点对齐的采样，这是电机控制中消除采样误差的关键。
  • DMA支持 ：两个ADC都支持DMA，可以设置连续采样多个通道并将结果自动存入内存，完全解放CPU。

10位DAC ：提供一个400 KSPS的DAC输出。可用于生成简单的模拟波形、作为参考电压或用于闭环控制中的模拟设定点。

复杂的时钟生成单元（CGU） ：LPC435x有3个PLL，为不同外设提供灵活的时钟源。

• PLL0 ：通常用于生成系统主频（最高204MHz）。
• PLL1 ：专用于给高速USB提供精确的48MHz或60MHz时钟。
• PLL2（音频PLL） ：可以生成非标准的频率，特别适合为I2S音频接口提供精确的采样时钟（如44.1kHz的256倍频）。
• 实操注意 ：在修改系统时钟频率（尤其是PLL）时，必须遵循严格的序列：先切换到内部RC振荡器，然后配置PLL，等待锁定，最后再切换回去。芯片的启动代码（BootROM）会进行初始时钟配置，但用户程序可以根据需要重新配置以实现最佳性能或功耗。

4. 开发环境搭建与双核编程实战

4.1 工具链选择与工程配置

对于LPC435x的开发，主流选择有：

• Keil MDK ：对ARM内核支持最好，调试体验佳，NXP官方提供完善的设备支持包（DFP）。它直接支持双核调试，可以同时加载两个核的镜像，并分别控制其运行、暂停。
• IAR Embedded Workbench ：同样提供优秀的双核调试支持，编译器优化效率高。
• GCC (MCUXpresso IDE) ：NXP自家的免费IDE，基于Eclipse和GCC工具链。对于成本敏感或喜欢开源工具链的开发者是不错的选择。MCUXpresso Config Tools可以图形化配置引脚、时钟和外设，生成初始化代码，极大提升效率。

创建双核工程的关键步骤 ：

1. 两个独立的项目 ：通常需要为M4核和M0核分别创建一个工程（或在一个工作空间下的两个项目）。每个工程有自己的 main() 函数、启动文件和链接脚本。
2. 定义内存布局 ：这是重中之重。需要在两个工程的链接脚本（ .ld 文件或 scatter file ）中明确定义：
   • M4核 ：使用内部Flash的Bank A（例如 0x1A000000 ）作为代码区，指定一部分共享SRAM（如 0x20000000 开始的32KB）作为数据区，并留出一块区域（如 0x20008000 开始的4KB）作为 共享内存区 。
   • M0核 ：其代码可以放在内部Flash的Bank B（ 0x1B000000 ），或者为了简化，直接链接到共享内存区或另一块SRAM中运行（需在初始化时由M4核将其代码拷贝过去）。其数据段同样要定义，并且必须与M4核工程中定义的共享内存区地址 完全一致 。
3. 共同的启动流程 ：系统上电后，默认只有M4核启动。因此，在M4核的 main() 函数最开始，需要完成以下工作：
   • 初始化系统时钟、引脚。
   • 将编译好的M0核程序镜像（通常是一个二进制数组）从Flash拷贝到M0核的运行地址（SRAM或Flash Bank B）。
   • 配置M0核的向量表偏移寄存器（VTOR），指向其向量表在新位置的地址。
   • 释放M0核的复位（通过写 CREG->M0APPME 等寄存器），让M0核开始执行。

4.2 双核通信的代码示例

以下是一个基于共享内存和核间中断的简单通信框架：

在共享内存头文件 shared_mem.h 中：

// 定义共享内存的绝对地址，需与链接脚本对齐
#define SHARED_MEM_BASE  ((volatile void *)0x20008000)

typedef struct {
    uint32_t command_from_m4_to_m0; // M4发给M0的命令
    uint32_t data_from_m4_to_m0;     // 伴随命令的数据
    uint32_t status_from_m0_to_m4;   // M0返回给M4的状态
    uint32_t sensor_data[8];         // M0采集的传感器数据
    // 可以添加更多的共享变量...
} shared_memory_t;

// 通过指针访问共享内存区域
#define SHARED ((shared_memory_t *)SHARED_MEM_BASE)

在M4核的主程序中：

#include “shared_mem.h”

int main(void) {
    // 1. 系统初始化（时钟、引脚等）
    SystemInit();
    // 2. 拷贝M0核固件到其运行地址（例如SRAM）
    copy_m0_firmware();
    // 3. 启动M0核
    start_cortex_m0();
    
    // 4. 配置核间中断（M0->M4）
    NVIC_EnableIRQ(M0_IRQn); // 使能M0核触发的中断
    
    while(1) {
        // 5. M4核主循环
        if (need_to_send_command) {
            SHARED->command_from_m4_to_m0 = CMD_READ_SENSOR;
            SHARED->data_from_m4_to_m0 = sensor_id;
            // 触发一个中断通知M0核
            trigger_interrupt_to_m0();
        }
        
        // 处理来自M0核的数据
        if (SHARED->status_from_m0_to_m4 == DATA_READY) {
            process_sensor_data(SHARED->sensor_data);
            SHARED->status_from_m0_to_m4 = IDLE; // 清除状态
        }
        // ... 其他任务
    }
}

// M0核触发的中断服务程序
void M0_IRQHandler(void) {
    // 处理来自M0核的紧急通知
    // 例如，M0核报告了一个致命错误
}

在M0核的主程序中：

#include “shared_mem.h”

int main(void) {
    // M0核自己的初始化（外设等）
    m0_peripheral_init();
    
    while(1) {
        // 检查来自M4核的命令
        if (SHARED->command_from_m4_to_m0 != CMD_NONE) {
            switch(SHARED->command_from_m4_to_m0) {
                case CMD_READ_SENSOR:
                    read_sensor(SHARED->data_from_m4_to_m0);
                    SHARED->status_from_m0_to_m4 = DATA_READY;
                    // 可选：触发中断通知M4
                    trigger_interrupt_to_m4();
                    break;
                // ... 处理其他命令
            }
            SHARED->command_from_m4_to_m0 = CMD_NONE; // 命令处理完毕
        }
        // ... M0核自己的后台任务（如扫描键盘）
    }
}

4.3 外设使用示例：配置SPI Flash并通过SPIFI访问

假设我们使用Winbond W25Q128JV SPI Flash。

初始化SPIFI：

void SPIFI_Init(void) {
    // 1. 使能SPIFI时钟
    LPC_CGU->BASE_SPIFI_CLK = (1 << 11) | (0x0A << 24); // 使用PLL1，分频等
    
    // 2. 配置SPIFI引脚 (P3_3, P3_4, P3_5, P3_6, P3_7, P3_8)
    // 使用SCU（系统配置单元）设置引脚功能为SPIFI
    LPC_SCU->SFSP3_3 = (1 << 3); // 功能5: SPIFI_SCK
    LPC_SCU->SFSP3_4 = (1 << 3); // 功能5: SPIFI_SIO3
    LPC_SCU->SFSP3_5 = (1 << 3); // 功能5: SPIFI_SIO2
    LPC_SCU->SFSP3_6 = (1 << 3); // 功能5: SPIFI_MISO/SIO1
    LPC_SCU->SFSP3_7 = (1 << 3); // 功能5: SPIFI_MOSI/SIO0
    LPC_SCU->SFSP3_8 = (1 << 3); // 功能5: SPIFI_CS
    
    // 3. 复位并初始化SPIFI控制器
    LPC_SPIFI->CTRL |= (1 << 0); // 复位
    while(LPC_SPIFI->CTRL & (1 << 0)); // 等待复位完成
    
    // 4. 配置SPIFI为内存映射模式，并设置Flash的时序参数
    // 命令格式：读命令0xEB (Fast Read Quad I/O)，地址字节数3， dummy cycles 6等
    LPC_SPIFI->CMD = 0x0000EB03; // 示例命令字，具体需参照Flash手册
    LPC_SPIFI->ADDR = 0; // 内存映射起始地址对应Flash物理地址0
    LPC_SPIFI->IDATA = 0; // 无中间数据
    LPC_SPIFI->CLIMIT = 0xFFFFFFFF; // 无限制
    LPC_SPIFI->CTRL = (0x3 << 12) | (1 << 19); // 设置数据线宽度为4，使能内存映射模式
}

// 此后，可以通过指针直接读取SPIFI Flash内容
uint32_t read_data_from_spifi(uint32_t offset) {
    volatile uint32_t *spifi_memory_map = (volatile uint32_t *)0x28000000;
    return spifi_memory_map[offset / 4];
}

5. 系统设计要点与常见问题排查

5.1 电源与时钟设计注意事项

1. 电源分区 ：LPC435x有多个电源域：核心电压（由内部DCDC转换器或外部提供）、IO电压（VDDIO）、模拟电压（VDDA）、RTC备份电压（VBAT）。必须确保上电顺序和电压稳定。 VDDA 必须连接一个干净的3.3V，并紧靠芯片用10uF和0.1uF电容去耦，它是ADC/DAC的参考源，噪声会直接影响模拟精度。
2. 时钟源选择 ：对于需要USB或高精度通信的应用，必须使用外部晶体振荡器。主晶振（XTAL）范围1-25MHz，通过片内PLL倍频到最高204MHz。RTC晶振（32.768kHz）用于低功耗模式下的时间保持。如果对成本敏感且时钟要求不高，可以使用内部12MHz RC振荡器。
3. Boot配置 ：芯片的启动模式由特定的Boot引脚（如P1_1, P1_2, P2_9等）在上电复位时的状态决定。可以设置为从内部Flash、SPIFI、USB或UART启动。 务必在原理图上正确配置这些引脚的上拉/下拉电阻 ，否则可能导致芯片无法启动。具体配置关系需要查阅数据手册的“Boot Configuration”章节。

5.2 调试与故障排查指南

1. 双核调试 ：在Keil或IAR中，需要先连接并加载M4核的程序，然后配置调试器额外加载M0核的镜像到其运行地址。可以分别设置两个核的断点，单独运行或暂停。 常见问题 ：M0核无法命中断点。检查M0核的镜像是否已正确加载到其运行地址（SRAM），并且M0核的VTOR寄存器是否指向了正确的向量表（在SRAM中）。
2. 共享内存数据损坏 ：这是双核编程最常见的问题。现象是数据偶尔出现乱码。 排查 ：
   • 确保两个工程中共享内存区域的地址定义 绝对一致 。
   • 访问共享变量时，对于大于机器字长（32位）的数据（如结构体、数组），必须使用临界区保护（关中断、使用信号量）。对于简单的状态标志，使用 __atomic 内置函数或硬件信号量。
   • 检查链接脚本，确保共享内存区域没有被其他数据（如堆栈）覆盖。
3. 外设初始化冲突 ：两个核不能同时初始化或访问同一个外设。必须明确每个外设的“所有权”。通常做法是由M4核在启动阶段统一初始化所有外设，然后将某些外设（如UART1、定时器1）的控制权完全交给M0核。如果确实需要共享，必须通过严格的软件协议（如互斥锁）来协调访问。
4. SPIFI初始化失败 ：
   • 现象 ：读取内存映射区域返回全0xFF或错误数据。
   • 检查清单 ：
     • 硬件连接：6根线是否接对？CS引脚是否有上拉？
     • 电源：SPIFI Flash的供电是否稳定？VDDIO电压是否匹配（3.3V）？
     • 时序配置：SPIFI时钟是否过快？尝试降低时钟分频。命令格式（指令码、地址模式、dummy周期）是否与Flash芯片数据手册完全一致？不同厂商、甚至同厂商不同容量的Quad-SPI Flash，其快速读四线输出（0xEB）的命令细节可能有微小差异。
     • 引脚配置：是否通过SCU正确将引脚功能切换到SPIFI？