别再让SPI拖慢你的STM32F103：深入解析连续传输与非连续传输的性能差异

在嵌入式开发中，SPI接口因其高速、全双工的特性被广泛应用于各类外设通信场景。然而，许多开发者在使用STM32F103的SPI接口时，常常会遇到一个令人头疼的问题：明明配置了高波特率，实际传输速度却远低于预期。这背后往往隐藏着一个关键因素—— 连续传输与非连续传输的性能差异 。

对于需要处理音频流、图像数据或高速传感器信息的系统来说，这种性能差异可能直接决定项目的成败。本文将带你深入理解SPI传输的底层机制，通过实测波形对比、代码优化和硬件配置技巧，帮助你彻底解决SPI性能瓶颈问题。

1. SPI传输连续性的本质：硬件与软件的协同

1.1 什么是真正的连续传输

SPI协议在理想状态下应该是一个 无缝的时钟流 ，数据位在时钟边沿连续不断地被采样。但在实际应用中，我们常常看到这样的波形：

// 非连续传输的典型表现
SCLK _|¯|__|¯|__|¯|__|¯|___|¯|__|¯|__|¯|__|¯|___ 

与真正的连续传输对比：

// 连续传输的理想状态
SCLK _|¯|_|¯|_|¯|_|¯|_|¯|_|¯|_|¯|_|¯|_|¯|_|¯|_

这种间隔（通常1us左右）的差异，在2.25MHz时钟下会导致约20%的性能损失，而在更高频率下损失更为显著。

1.2 硬件自动化的极限

STM32F103的SPI控制器设计精妙，但需要正确配置才能发挥全部潜力。关键寄存器位包括：

寄存器位	功能描述	影响性能的关键点
SPI_CR1.DFF	数据帧格式	8/16位模式选择影响吞吐量
SPI_CR1.BR	波特率控制	最高支持fPCLK/2
SPI_CR2.TXEIE	发送缓冲区空中断	实现及时数据填充

硬件自动化的边界 在于：当TXE标志置位时，必须在当前传输结束前写入新数据，否则控制器会自动插入间隔。

2. 三种传输方式的性能实测对比

2.1 轮询方式：简单但低效

最常见的轮询实现方式：

void SPI_Send_Polling(SPI_TypeDef *SPIx, uint8_t *data, uint32_t size) {
    while(size--) {
        while(!(SPIx->SR & SPI_SR_TXE)); // 等待发送缓冲区空
        SPIx->DR = *data++;
        while(SPIx->SR & SPI_SR_BSY);    // 等待传输完成
    }
}

实测发现的问题：

• 每次传输后检查BSY位会引入约1.2us延迟
• 在72MHz系统时钟下，2.25MHz SPI时钟时效率仅约65%
• 随SPI频率提高，性能损失呈指数级增长

2.2 中断方式：平衡性能与CPU占用

优化后的中断驱动实现：

volatile uint8_t tx_done = 0;

void SPI_IRQHandler(void) {
    if(SPI1->SR & SPI_SR_TXE) {
        if(tx_buffer_ptr < tx_buffer_end) {
            SPI1->DR = *tx_buffer_ptr++;
        } else {
            SPI_CR2(SPI1) &= ~SPI_CR2_TXEIE; // 禁用TXE中断
            tx_done = 1;
        }
    }
}

void SPI_Send_IT(uint8_t *data, uint32_t size) {
    tx_buffer_ptr = data;
    tx_buffer_end = data + size;
    tx_done = 0;
    SPI_CR2(SPI1) |= SPI_CR2_TXEIE; // 启用TXE中断
    while(!tx_done);
}

性能特点：

• 2.25MHz下效率提升至85%
• 中断响应时间成为新瓶颈（约0.5us）
• 适合中等数据量传输，CPU可并行处理其他任务

2.3 DMA方式：极致性能的终极方案

DMA配置关键点：

1. 设置DMA通道为Memory-to-Peripheral模式
2. 配置DMA优先级为最高
3. 使能DMA传输完成中断

void SPI_DMA_Config(void) {
    DMA_InitTypeDef DMA_InitStructure;
    
    DMA_DeInit(DMA1_Channel3);
    DMA_InitStructure.DMA_PeripheralBaseAddr = (uint32_t)&SPI1->DR;
    DMA_InitStructure.DMA_MemoryBaseAddr = (uint32_t)tx_buffer;
    DMA_InitStructure.DMA_DIR = DMA_DIR_PeripheralDST;
    DMA_InitStructure.DMA_BufferSize = BUFFER_SIZE;
    DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Disable;
    DMA_InitStructure.DMA_MemoryInc = DMA_MemoryInc_Enable;
    DMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_Byte;
    DMA_InitStructure.DMA_MemoryDataSize = DMA_MemoryDataSize_Byte;
    DMA_InitStructure.DMA_Mode = DMA_Mode_Normal;
    DMA_InitStructure.DMA_Priority = DMA_Priority_High;
    DMA_InitStructure.DMA_M2M = DMA_M2M_Disable;
    DMA_Init(DMA1_Channel3, &DMA_InitStructure);
    
    SPI_I2S_DMACmd(SPI1, SPI_I2S_DMAReq_Tx, ENABLE);
}

实测性能数据：

传输方式	SPI时钟	实测吞吐量	CPU占用率
轮询	2.25MHz	1.46Mbps	100%
中断	2.25MHz	1.91Mbps	30%
DMA	2.25MHz	2.25Mbps	<5%

注意：DMA方式需要特别注意数据生命周期问题，局部变量必须在传输期间保持有效

3. CubeMX配置优化实战

3.1 时钟树配置技巧

1. 确保APB2时钟（SPI1所在总线）运行在最高频率

2. SPI时钟分频系数选择原则：

   • 72MHz系统时钟下推荐分频：

   目标SPI时钟	分频设置	实际SPI时钟
   18MHz	SPI_BAUDRATEPRESCALER_4	18MHz
   9MHz	SPI_BAUDRATEPRESCALER_8	9MHz
   4.5MHz	SPI_BAUDRATEPRESCALER_16	4.5MHz

3. 启用预取缓冲器和ART加速器提升指令执行效率

3.2 DMA参数精细调节

在CubeMX中配置DMA时，需要特别注意：

1. 数据宽度匹配：

   • 8位SPI传输选择Byte
   • 16位传输选择Half-Word

2. 突发模式配置：

   hdma_spi_tx.Init.MemBurst = DMA_MBURST_INC4;
   hdma_spi_tx.Init.PeriphBurst = DMA_PBURST_SINGLE;
   

3. FIFO阈值设置对性能的影响：

   • 1/4 FIFO：适合小数据包
   • 1/2 FIFO：平衡选择
   • 3/4 FIFO：大数据传输最优

4. 高级优化技巧与避坑指南

4.1 内存访问优化

DMA性能瓶颈往往出现在内存端，以下技巧可提升20%以上性能：

1. 确保发送缓冲区32位对齐

   __attribute__((aligned(4))) uint8_t spi_tx_buffer[256];
   

2. 使用内存屏障指令

   __DMB(); // 数据内存屏障
   

3. 避免缓存抖动

   SCB_CleanDCache_by_Addr((uint32_t*)buffer, size);
   

4.2 波形实测与调试技巧

使用逻辑分析仪时重点关注：

1. CS信号下降沿到第一个SCLK边沿的延迟
2. 字节间间隔时间测量
3. 时钟占空比是否保持在50%±5%

典型问题排查流程：

1. 降低SPI时钟频率验证基本功能
2. 逐步提高频率观察波形变化
3. 检查电源纹波是否在允许范围内

4.3 极端情况处理

当需要传输大量数据时，建议采用双缓冲技术：

typedef struct {
    uint8_t *active_buf;
    uint8_t *ready_buf;
    volatile uint8_t buf_switch;
} DoubleBuffer_t;

void SPI_DMA_DoubleBuffer_Send(DoubleBuffer_t *buf) {
    if(buf->buf_switch) {
        DMA1_Channel3->CMAR = (uint32_t)buf->ready_buf;
        buf->buf_switch = 0;
    } else {
        DMA1_Channel3->CMAR = (uint32_t)buf->active_buf;
        buf->buf_switch = 1;
    }
    DMA1_Channel3->CNDTR = BUFFER_SIZE;
    DMA1_Channel3->CCR |= DMA_CCR_EN;
}

在STM32F103C8T6上实测，采用双缓冲技术后，持续传输速率可稳定在理论最大值的98%以上。