1. 项目概述与核心价值

在嵌入式开发，尤其是汽车电子和工业控制领域，Freescale（现NXP）的MC9S12系列微控制器因其高可靠性和丰富的外设资源而备受青睐。其中，定时器模块往往是项目成败的关键，它不仅仅是简单的“计时器”，更是实现精准时序控制、事件捕获和脉冲生成的核心引擎。很多工程师在初次接触S12系列复杂的定时器时，往往会被其众多的寄存器、工作模式和交互逻辑所困扰，导致项目进度受阻，或者实现的PWM波形抖动、脉冲计数不准。

我最近在做一个汽车电子控制单元（ECU）的原型开发，其中就用到了MC9S12E256的S12TIM16B4CV1定时器模块。核心需求有两个：一是精确测量一个转速传感器的脉冲频率（使用脉冲累加器），二是生成一个占空比可调的PWM信号来控制一个执行机构（使用输出比较功能）。数据手册虽然详尽，但更像一本字典，缺乏将各个功能点串联起来的“实战指南”。经过几轮调试和踩坑，我梳理出了一套从寄存器配置到中断处理，再到实际调试的完整流程。这篇文章，我就来详细拆解这个定时器模块，特别是脉冲累加器（PACNT）和输出比较（以通道7为例）这两个功能，分享我的配置心得和那些数据手册里不会写的“坑点”。

对于嵌入式开发者而言，深入理解这个定时器，意味着你能游刃有余地处理电机测速、编码器读数、舵机控制、软件定时等一系列任务，是提升底层驱动开发能力的关键一步。

2. S12TIM16B4CV1定时器模块整体架构解析

MC9S12E256的S12TIM16B4CV1是一个16位定时器模块，功能相当强大。在开始具体功能前，我们必须先建立起它的整体架构视图，这样才能理解各个子模块是如何协同工作的。

2.1 核心组件与数据流

这个定时器模块的核心是一个16位的主计数器TCNT，它就像一颗不断跳动的心脏，其时钟来源是经过预分频器（Prescaler）处理后的总线时钟。预分频器通过TSCR2寄存器中的PR[2:0]位，可以将总线时钟进行1、2、4、8、16、32、64或128分频，这直接决定了TCNT累加的“快慢”，也就是我们常说的定时器基准频率。例如，当总线时钟为16MHz，PR[2:0]设置为3（对应8分频）时，TCNT的计数频率就是2MHz，每个计数周期为0.5微秒。

围绕着TCNT这个核心，模块提供了多个功能通道（Channel 0-7）。每个通道都可以被独立配置为两种基本工作模式：

  • 输入捕获（Input Capture） ：用于“抓拍”时间。当通道对应的外部引脚（如IOC4）上发生指定的边沿事件（上升沿或下降沿）时，TCNT的当前值会被瞬间“冻结”并存入该通道对应的捕获/比较寄存器TCn中。通过计算两次捕获值之差，我们就能精确得到两个事件之间的时间间隔，常用于测量脉冲宽度或频率。
  • 输出比较（Output Compare） ：用于“闹钟”触发。我们可以预先向通道的TCn寄存器写入一个目标值。TCNT自由运行时，硬件会不断地将TCNT的值与各个TCn寄存器进行比较。一旦两者相等，就会触发一个“比较匹配”事件，此时模块可以根据配置，自动将对应的引脚（如IOC7）电平置高、拉低或翻转，同时产生中断。这是生成PWM、方波等周期性信号的基础。

此外，模块还集成了一个独立的 脉冲累加器（Pulse Accumulator, PACNT） 。这是一个16位的专用计数器，其输入与通道7共享IOC7引脚。它有两种模式：事件计数模式和门控时间累加模式，专门用于高效地统计外部脉冲或测量脉冲的高/低电平持续时间。

2.2 关键寄存器组概览

操作这个定时器，本质上是操作一系列内存映射的寄存器。主要可以分为几类：

  1. 控制与状态寄存器 ：如TSCR1（定时器开关总控）、TSCR2（预分频与溢出中断控制）、TFLG1/TFLG2（各通道和溢出标志位）。
  2. 计数与比较寄存器 ：TCNT（16位主计数器）、TC0-TC7（各通道的捕获/比较寄存器）。
  3. 脉冲累加器专用寄存器 ：PACTL（控制寄存器）、PAFLG（标志寄存器）、PACNT（16位计数值寄存器）。
  4. 通道控制寄存器 ：TIOS（设置各通道为输入捕获或输出比较）、TCTL1/TCTL2/TCTL3/TCTL4（配置各通道的输入捕获边沿或输出比较动作）、OC7M/OC7D（通道7输出比较掩码与数据寄存器，用于高级PWM）。

理解这个架构后，我们再深入两个最常用也最容易混淆的功能：脉冲累加器和输出比较。

3. 脉冲累加器（PACNT）深度剖析与实战

脉冲累加器是一个独立的16位上行计数器，其核心任务是“数数”。它最大的特点是与定时器通道7（TC7）复用了IOC7引脚，因此在使用时必须注意引脚功能的切换。

3.1 两种工作模式详解与选型

PACNT有两种工作模式，由PACTL寄存器中的PAMOD位选择。模式选型直接决定了你的应用场景。

3.1.1 事件计数模式（PAMOD = 0）

在此模式下，PACNT就是一个简单的 外部事件计数器 。PACTL寄存器中的PEDGE位选择是上升沿计数（PEDGE=1）还是下降沿计数（PEDGE=0）。每当IOC7引脚上出现一个所选极性的边沿，PACNT的值就自动加1。

注意 ：数据手册中特别强调，要使用IOC7作为脉冲累加器输入，必须 同时 将通道7配置为输入捕获（IOS7=0） 并且 断开其输出比较逻辑。具体操作是：清除OM7和OL7位（在TCTL1寄存器中），并清除OC7M7位（在OC7M寄存器中）。如果OM7/OL7配置为输出模式，引脚将被强制驱动，无法正确检测外部输入。

  • 应用场景 ：直接统计外部脉冲的个数，例如光电编码器输出的AB相脉冲、流量传感器的脉冲输出、按键按下的次数（需硬件消抖后）等。
  • 寄存器配置流程 ：
    1. 配置TIOS寄存器，确保通道7为输入捕获（IOS7 = 0）。
    2. 配置TCTL1寄存器，确保OM7=0, OL7=0，断开引脚输出。
    3. 配置OC7M寄存器，确保OC7M7 = 0，屏蔽通道7输出比较对引脚的影响。
    4. 配置PACTL寄存器：PAMOD=0（事件计数模式），PAE=1（使能脉冲累加器），根据需求设置PEDGE（边沿选择），PAOVI（溢出中断使能）和PAI（输入中断使能）。
    5. 清零PAFLG寄存器中的标志位（PAOVF和PAIF）。
    6. 使能定时器（TSCR1中的TEN=1）。 注意 ：数据手册指出，在事件计数模式下，即使TEN=0（定时器关闭），PACNT仍可工作，因为它不依赖定时器时钟。但为了一致性，通常还是开启定时器。

3.1.2 门控时间累加模式（PAMOD = 1）

此模式下，PACNT的功能发生了本质变化。它不再直接计数外部边沿，而是变成一个 门控的时钟累加器 。PEDGE位现在用于选择“门控电平”：PEDGE=1时，IOC7引脚为高电平时打开“门”；PEDGE=0时，低电平时打开“门”。

当“门”打开（即引脚处于有效电平）时，一个经过64分频的时钟（PACLK/64）会驱动PACNT递增。这个“PACLK”来源于定时器的预分频器输出。这意味着，PACNT计数的不再是事件，而是“门”打开期间所经过的“时间”（以64分频时钟周期为单位）。

  • 应用场景 ：测量脉冲宽度（高电平或低电平持续时间）。例如，测量一个PWM信号的高电平时间。将PEDGE设为1（高电平有效），那么PACNT的值就与高电平持续时间成正比。通过读取PACNT并乘以时钟周期（总线周期 预分频系数 64），即可得到精确时间。
  • 关键限制 ：在此模式下，PACNT依赖定时器预分频器产生的时钟。因此， 必须使能定时器（TEN=1） ，否则没有时钟源，PACNT不会计数。
  • 寄存器配置流程 ：
    1. 确保定时器预分频器已配置（TSCR2中的PR[2:0]）。
    2. 配置TIOS和TCTL1等，确保IOC7引脚为输入且输出断开（同事件计数模式步骤1-3）。
    3. 配置PACTL寄存器：PAMOD=1（门控时间累加模式），PAE=1，根据待测电平设置PEDGE，使能必要的中断（PAOVI, PAI）。
    4. 清零PAFLG中的标志位。
    5. 使能定时器（TEN=1）。

3.2 PACNT寄存器访问的“陷阱”与中断处理

3.2.1 16位访问的原子性问题

PACNT是一个16位寄存器，在8位MCU上，它被映射到两个连续的8位地址。数据手册给出了一个非常重要的警告： 对PACNT的读写操作必须在一个总线周期内完成 。这意味着你必须使用MCU支持的16位访问指令（如C语言中的 unsigned int 类型直接访问，或汇编中的LDD/STD指令）。如果先读高字节、再读低字节（或反之），在两个读操作之间如果发生了计数器递增或溢出，你读到的将是一个“撕裂”的值（高字节和低字节不属于同一个计数状态），导致严重的计数错误。

实操心得 ：在Codewarrior或S12(X) GCC中，将PACNT的地址定义为 volatile unsigned int 类型指针，然后直接进行赋值或读取，编译器会生成正确的16位操作指令。绝对不要用两个 unsigned char 变量去分别读取高低字节。

3.2.2 中断服务程序设计

PACNT相关的中断有两个：

  • 脉冲累加器溢出中断（PAOVF） ：当16位的PACNT从0xFFFF加1回到0x0000时触发。这用于处理长周期或高频率的计数，避免在主循环中频繁轮询。在中断服务程序（ISR）中，你需要用一个软件变量（如 volatile unsigned long pacnt_overflows ）来记录溢出次数，从而实现32位或更宽的扩展计数。 切记 ：进入ISR后，必须通过向PAFLG寄存器的PAOVF位写1来清除该标志位。
  • 脉冲累加器输入中断（PAIF） ：在门控时间累加模式下，当IOC7引脚上的有效电平结束时（即“门”关闭的下降沿）触发。这非常有用，它通知你一次脉冲宽度测量已经结束，可以安全地读取PACNT的值了。同样，需要在ISR中清除PAIF标志。

一个常见的测量脉冲宽度的流程是：使能PAI中断，在PAIF中断中读取PACNT并记录，同时清零PACNT为下一次测量做准备。如果脉冲宽度可能很长，需要结合PAOVF中断来扩展量程。

4. 输出比较功能精讲与PWM生成实战

输出比较功能是定时器模块的另一个支柱，它允许我们在精确的时间点控制引脚状态。通道7（TC7）在输出比较中拥有最高优先级，并且具备一个特殊功能：可以复位主计数器TCNT，这对于生成精确周期的信号至关重要。

4.1 输出比较基础与通道7的特殊性

将一个通道配置为输出比较（设置TIOS寄存器中对应的IOSn=1）后，我们需要关注几个关键寄存器：

  • TCn寄存器 ：这是我们的“目标值”寄存器。硬件持续比较TCNT与TCn的值。
  • TCTL1/TCTL2寄存器 ：用于设置当比较匹配发生时，引脚的动作。每两个位（OMn和OLn）控制一个通道：
    • 00 ：断开。引脚与定时器逻辑断开，作为通用IO。
    • 01 ：翻转。匹配时，引脚电平反转。
    • 10 ：清零。匹配时，引脚输出低电平。
    • 11 ：置位。匹配时，引脚输出高电平。
  • TFLG1寄存器 ：当比较匹配发生时，对应的CnF标志位会被置1。如果TIE寄存器中对应的CnI中断使能位为1，则会触发中断。

通道7（TC7）的特殊权限 ：

  1. 最高优先级 ：一旦TCNT与TC7匹配，这次匹配事件会 覆盖 同时发生的其他通道（0-6）的输出比较动作。这意味着你可以用TC7来定义“关键时间点”，确保其动作不被延迟。
  2. 复位计数器（TCRE） ：TSCR2寄存器中的TCRE位是输出比较7的“神器”。当TCRE=1时，一旦发生TC7比较匹配，不仅会触发通道7设定的引脚动作，还会 将主计数器TCNT自动复位为0 。这个功能是生成固定频率波形（如PWM周期）的核心。

4.2 使用TC7生成固定频率PWM波形

利用TCRE和TC7，我们可以非常高效地生成一个基础PWM框架。假设我们要生成一个频率为f_pwm的PWM波。

4.2.1 周期设定

首先确定PWM的周期T_pwm = 1 / f_pwm。这个周期由TC7的值和定时器时钟周期T_clk决定。关系为： T_pwm = (TC7 + 1) * T_clk 其中， T_clk = (PRESCALER_VALUE) / (BUS_CLOCK_FREQ) 。 所以， TC7 = (T_pwm / T_clk) - 1 。 设置TCRE=1，这样每次TCNT计数到TC7时，就会发生匹配并复位TCNT，从而开启一个新的PWM周期。

4.2.2 占空比设定

PWM的占空比由另一个输出比较通道（例如通道4）来控制。我们配置通道4也为输出比较模式，并设置其动作模式为“匹配时清零”（OM4=1， OL4=0），而通道7的动作模式设置为“匹配时置位”（OM7=1， OL7=1）。

  • 工作流程 ：
    1. 周期开始，TCNT被TC7匹配复位为0。由于TC7匹配动作是“置位”，IOC7引脚被拉高（假设这是PWM的有效电平）。
    2. TCNT从0开始向上计数。
    3. 当TCNT计数到通道4的设定值TC4时，发生匹配。通道4的动作是“清零”，因此IOC4引脚被拉低。 注意 ：这里我们利用了一个技巧，通过OC7M和OC7D寄存器，可以让通道4的动作“映射”到IOC7引脚上，从而用两个通道控制同一个引脚的电平。这是生成单路PWM的标准做法。
    4. TCNT继续计数，直到再次达到TC7，此时发生两件事：IOC7引脚被置位（变高），同时TCNT被清零，新的周期开始。

这样，PWM的高电平时间就是TC4 * T_clk，周期是(TC7+1) * T_clk，占空比 = TC4 / (TC7 + 1)。通过修改TC4的值，就能动态调整占空比。

4.2.3 关键配置步骤与寄存器映射

  1. 引脚功能与映射 ：
    • 将IOC7引脚配置为输出（DDRS相应位设为1）。
    • 配置TIOS：IOS7=1（输出比较），IOS4=1（输出比较）。
    • 配置TCTL1：设置OM7:OL7 = 1:1（匹配置位），OM4:OL4 = 1:0（匹配清零）。
    • 关键 ：配置OC7M（输出比较7掩码寄存器）和OC7D（输出比较7数据寄存器）。要让通道4的动作影响IOC7引脚，需要设置OC7M4 = 1（表示通道4参与对IOC7的控制），并设置OC7D4 = 0（这个位与通道4的动作结合，决定最终输出。通常与通道4动作配合，此处设为0）。OC7M7必须为1（通道7控制自身引脚）。
  2. 周期与占空比计算 ：根据总线频率和预分频，计算TC7（周期）和TC4（高电平时间）的初始值。
  3. 使能定时器与特殊功能 ：设置TSCR2中的TCRE=1（使能TC7复位TCNT），配置好预分频器PR[2:0]，最后置位TSCR1中的TEN=1启动定时器。

4.3 输出比较中断的应用

在PWM生成中，我们通常使用硬件自动控制引脚，不需要每次匹配都进中断，以节省CPU资源。但在一些复杂场景下，输出比较中断非常有用：

  • 动态波形生成 ：在中断服务程序中，计算并更新下一个比较匹配点的TCn值，可以生成任意非周期性的复杂波形。
  • 软件PWM补充 ：如果需要多于8路PWM，或者需要非常高的分辨率，可以用一个输出比较通道产生基准中断，在中断中用软件控制多个GPIO引脚，实现“软件PWM”。
  • 事件同步 ：利用输出比较中断作为精确的时间戳，触发其他任务（如启动ADC转换、发送通信数据等）。

在中断服务程序中， 必须 读取TFLG1寄存器并清除对应的CnF标志位（写1清零），否则会持续进入中断。

5. 实战配置示例、常见问题与调试技巧

5.1 完整配置示例：脉冲计数与PWM生成

假设总线时钟为16MHz，我们需要在IOC7引脚上生成一个1kHz、占空比50%的PWM，同时用IOC4引脚（配置为输入）通过脉冲累加器事件计数模式统计脉冲。

#include <hidef.h>      /* common defines and macros */
#include <mc9s12e256.h> /* derivative information */

#pragma LINK_INFO DERIVATIVE "mc9s12e256"

volatile unsigned long pulse_count = 0; // 扩展的脉冲计数

void main(void) {
  /* 1. 初始化时钟，假设总线时钟已配置为16MHz */
  /* 2. 配置定时器 */

  // 2.1 停止定时器以安全配置
  TSCR1_TEN = 0;

  // 2.2 配置预分频器为8分频，则定时器时钟 = 16MHz / 8 = 2MHz (T_clk=0.5us)
  TSCR2_PR2 = 1;
  TSCR2_PR1 = 1;
  TSCR2_PR0 = 0; // PR[2:0]=3， 8分频

  // 2.3 配置通道7和4为输出比较，并断开通道7输出以防影响PACNT输入
  TIOS_IOS7 = 1; // TC7 输出比较
  TIOS_IOS4 = 1; // TC4 输出比较

  // 2.4 配置输出动作：TC7匹配置位，TC4匹配清零
  TCTL1_OM7 = 1;
  TCTL1_OL7 = 1; // 通道7：匹配置位
  TCTL1_OM4 = 1;
  TCTL1_OL4 = 0; // 通道4：匹配清零

  // 2.5 配置OC7M和OC7D，使通道4的动作能影响PT7引脚
  OC7M_OC7M7 = 1; // 通道7控制PT7
  OC7M_OC7M4 = 1; // 通道4也参与控制PT7
  OC7D_OC7D4 = 0; // 配合通道4的“清零”动作

  // 2.6 计算PWM周期和占空比寄存器值
  // 目标频率 1kHz, 周期 T=1ms = 1000us
  // 定时器时钟周期 T_clk = 0.5us
  // TC7 = (1000us / 0.5us) - 1 = 2000 - 1 = 1999 (0x07CF)
  TC7 = 1999;
  // 50%占空比，高电平时间 = 0.5ms = 500us
  // TC4 = 500us / 0.5us = 1000 (0x03E8)
  TC4 = 1000;

  // 2.7 使能TC7复位TCNT功能
  TSCR2_TCRE = 1;

  // 2.8 配置脉冲累加器 (使用IOC4引脚，即PT4)
  // 首先确保PT4为输入，且其输出比较逻辑断开（因TIOS_IOS4=1，已是输出比较，但通过OC7M映射到了PT7，PT4本身可作为输入）
  // 更稳妥的做法：使用另一个引脚如PT3作为脉冲输入，或复用PT7但分时复用。此处为示例，假设PT4作为输入。
  DDRS_DDRS4 = 0; // PT4 设为输入
  // 配置脉冲累加器为事件计数模式，上升沿计数
  PACTL_PAMOD = 0; // 事件计数模式
  PACTL_PEDGE = 1; // 上升沿计数
  PACTL_PAOVI = 0; // 先关闭溢出中断，采用查询
  PACTL_PAI = 0;   // 关闭输入中断
  PACTL_PAE = 1;   // 使能脉冲累加器
  PACNT = 0;       // 清零计数器

  // 2.9 清除所有标志位
  TFLG1 = 0xFF; // 清除C0F-C7F
  TFLG2 = 0x80; // 清除TOF
  PAFLG = 0x03; // 清除PAOVF和PAIF (写1清零)

  // 2.10 使能定时器
  TSCR1_TEN = 1;

  EnableInterrupts; // 全局中断使能（如果用了中断）

  for(;;) {
    // 主循环中查询脉冲累加器计数值
    unsigned int current_count;
    // 必须16位读取！
    current_count = PACNT;
    // 可以在这里处理current_count，例如累加到pulse_count
    // 注意处理16位溢出，如果需要32位计数
    // ...
    _FEED_COP(); /* feeds the dog */
  } /* loop forever */
}

5.2 常见问题排查与调试技巧实录

问题1：PWM输出频率不对或没有输出。

  • 检查顺序 ：
    1. 引脚配置 ：确认DDRS寄存器已将相应引脚（如PT7）设为输出。这是最容易被忽略的一步！
    2. 定时器使能 ：确认TSCR1_TEN = 1。
    3. 时钟源 ：检查总线时钟配置是否正确，预分频器PR[2:0]设置是否合理。用示波器测量一个已知的、简单的输出（比如用通道翻转模式生成一个方波）来验证定时器基准时钟。
    4. TCRE与TC7 ：确认TSCR2_TCRE=1，且TC7寄存器已被写入一个非零的有效值。如果TC7=0，则TCNT永远无法与其匹配（因为TCNT从0开始，一上来就匹配并复位），这可能导致异常。
    5. 输出动作与映射 ：双重检查TCTL1中OM7/OL7、OM4/OL4的设置，以及OC7M和OC7D寄存器的配置。一个错误的掩码位会导致动作无法映射到目标引脚。

问题2：脉冲累加器计数值不准，总是少计或跳变。

  • 排查重点 ：
    1. 引脚冲突 ：这是最常见的原因。确保用作脉冲累加器输入的引脚（IOC7/PT7） 没有 被输出比较功能驱动。即检查OM7/OL7是否均为0，且OC7M7=0。可以用万用表或示波器测量该引脚，在程序运行时它应该是高阻输入状态，电平由外部信号决定。
    2. 访问方式 ： 绝对禁止 用两个8位操作读取PACNT。务必使用16位访问方式。在C语言中，确保变量类型是 unsigned int 且操作是原子的。
    3. 信号质量 ：检查输入脉冲信号。MC9S12的输入捕获和脉冲累加器对脉冲宽度有要求（>2个总线时钟周期）。如果信号频率过高或边沿不陡峭，可能导致漏计。必要时增加硬件施密特触发器或RC滤波进行整形。
    4. 同步延迟 ：数据手册提到，在输入边沿刚发生后立即读取PACNT，可能会因为总线时钟同步而错过这个最新的计数。这不是错误，是硬件特性。对于高频计数，应在中断中或主循环周期性地读取，并容忍±1的误差，或使用溢出中断进行扩展计数。

问题3：输出比较中断无法进入。

  • 诊断步骤 ：
    1. 中断使能 ：确认TIE寄存器中对应通道的CnI位已置1。
    2. 全局中断 ：确认调用了 EnableInterrupts 宏，且CCR寄存器中的I位为0（全局中断开启）。
    3. 中断向量表 ：在IDE中正确配置了中断服务程序与中断向量的链接。例如，通道4输出比较中断向量是 0xFFE2 和 0xFFE3 。
    4. 标志位清除 ：在中断服务程序 开始 处，立即读取并清除TFLG1中的对应标志位（写1清零）。如果忘记清除，中断只会发生一次。
    5. 优先级 ：确认没有更高优先级的中断一直霸占CPU。

调试技巧：

  • “引脚扫描法” ：当多个功能复用引脚时，最容易出错。建议在初始化代码中，将所有相关引脚（PT4, PT7等）的DDR、TIOS、TCTL、OC7M等配置语句后面加上注释，明确说明此刻该引脚被配置成了什么功能（输入、输出、捕获、比较、累加器输入等）。
  • 寄存器快照 ：编写一个调试函数，将TSCR1、TSCR2、TIOS、TCTL1、OC7M、PACTL等关键寄存器的值通过串口打印出来。与实际预期值对比，能快速发现配置错误。
  • 使用强制输出比较（FOC） ：TFLG1寄存器中的FOCn位可以强制触发一次输出比较动作，而不设置标志位。这在调试输出比较逻辑时非常有用，你可以手动触发一下，看看引脚是否有反应，从而隔离是定时器计数问题还是输出逻辑问题。

理解并熟练运用MC9S12E256的定时器模块，尤其是脉冲累加器和输出比较功能，能让你在嵌入式实时控制项目中获得极大的硬件优势。从精准的转速测量到复杂的多路PWM生成，这些硬件外设能解放CPU，让系统运行更高效、更可靠。希望这篇结合了数据手册原理和实战踩坑经验的详解，能帮助你真正掌握这颗经典芯片的定时器核心。

Logo
AI硬件创业社区

智能硬件社区聚焦AI智能硬件技术生态，汇聚嵌入式AI、物联网硬件开发者，打造交流分享平台，同步全国赛事资讯、开展 OPC 核心人才招募，助力技术落地与开发者成长。

更多推荐

cover

如何轻松避免网络负载过大

avatar AI硬件创业社区
cover

零代码搭建物联网仪表盘：在5分钟内实现手机远程监控

avatar AI硬件创业社区
cover

STM32G4高级定时器TIM1中断机制详解及多路PWM与更新中断协同实现

avatar AI硬件创业社区