本文还有配套的精品资源，点击获取

简介：STM32F103是一款基于ARM Cortex-M3内核的高性能、低功耗微控制器，广泛应用于嵌入式系统开发。本资料包含完整的STM32F103核心板原理图与PCB设计文件，涵盖电源管理、复位电路、时钟系统、GPIO配置、调试接口、外设连接等关键模块，适合初学者学习与工程师项目开发参考。通过该资料，用户可深入掌握嵌入式硬件设计流程，提升PCB布局布线与电路设计能力。

1. STM32F103微控制器系统概述

STM32F103系列基于ARM Cortex-M3内核，是一款广泛应用于工业控制、智能仪表、物联网终端等领域的高性能32位微控制器。其优势在于高集成度、低功耗设计以及丰富的外设资源，如ADC、DAC、定时器、SPI、I2C和USART等。

该芯片采用三级流水线结构，主频最高可达72MHz，支持多种存储器架构，包括Flash、SRAM及嵌套向量中断控制器（NVIC），确保系统响应迅速且稳定。

下图为STM32F103的系统架构简图：

graph TD
    A[ARM Cortex-M3 内核] -->|AHB总线| B(Flash存储器)
    A -->|AHB总线| C(SRAM)
    A -->|APB总线| D(GPIO)
    A -->|APB总线| E(定时器)
    A -->|APB总线| F(通信接口SPI/I2C/USART)
    A -->|APB总线| G(ADC/DAC)

通过该架构，开发者可以高效地实现复杂控制与通信任务，为后续硬件设计与PCB实现奠定基础。

2. STM32F103硬件设计核心理论

在STM32F103的硬件设计过程中，电源管理、复位电路、时钟系统以及GPIO接口是构成嵌入式系统稳定运行的基础模块。这些模块的设计质量直接决定了系统在上电、运行、调试以及功耗控制等方面的表现。本章将从硬件设计的核心理论出发，深入解析这些关键模块的设计原理、配置方式以及优化策略，帮助开发者构建出稳定、高效、可扩展的STM32F103硬件平台。

2.1 STM32F103的电源管理电路

STM32F103的电源管理电路是整个系统稳定运行的前提，合理的电源设计不仅关系到芯片能否正常启动，也直接影响其在低功耗模式下的表现。设计时需重点关注供电引脚的分配、稳压电路的选择以及低功耗模式下的电源策略。

2.1.1 电源引脚的功能与供电需求

STM32F103芯片拥有多个电源引脚，分别用于不同功能模块的供电，主要包括以下几类：

引脚类型	引脚名称	功能描述
VDD/VSS	多组VDD/VSS	主电源供电，通常接3.3V电源和GND
VDDA/VSSA	模拟电源	专为ADC、DAC等模拟模块供电，需保持干净
VBAT	电池供电引脚	用于实时时钟（RTC）模块在掉电时维持运行

电源设计需满足以下要求：
- VDD电压范围为2.0V~3.6V，推荐使用3.3V供电。
- VDDA应使用独立稳压源，并与VDD隔离，防止噪声干扰。
- VBAT引脚需接电池或上拉电阻，以保证RTC模块持续运行。

2.1.2 稳压电路与去耦电容的选取

为了确保STM32F103的稳定运行，必须使用合适的稳压器和去耦电容。

典型稳压电路示意图：

graph TD
    A[输入电源 5V] --> B[LDO稳压器]
    B --> C[3.3V输出]
    C --> D[STM32F103 VDD]
    C --> E[去耦电容]
    E --> D

常用LDO芯片：
- LM1117-3.3
- AMS1117-3.3
- TPS73633

去耦电容选择：
- 100nF瓷片电容 ：用于高频去耦，靠近芯片电源引脚放置。
- 10uF电解电容 ：用于低频去耦，靠近LDO输出端。

代码逻辑分析（LDO稳压器配置示例）：

虽然LDO是硬件元件，但在嵌入式开发中，我们也可以通过MCU控制LDO的使能引脚来实现电源管理功能。例如：

// 启动LDO的使能引脚
void Enable_LDO(void) {
    RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOB, ENABLE);  // 使能GPIOB时钟
    GPIO_InitTypeDef GPIO_InitStruct;
    GPIO_InitStruct.GPIO_Pin = GPIO_Pin_5;
    GPIO_InitStruct.GPIO_Mode = GPIO_Mode_Out_PP;
    GPIO_InitStruct.GPIO_Speed = GPIO_Speed_50MHz;
    GPIO_Init(GPIOB, &GPIO_InitStruct);

    GPIO_SetBits(GPIOB, GPIO_Pin_5);  // 设置PB5为高电平，启用LDO
}

• GPIO_Mode_Out_PP ：推挽输出模式，适用于驱动负载。
• GPIO_SetBits ：设置引脚为高电平，控制LDO开启。

2.1.3 低功耗模式下的电源管理策略

STM32F103支持多种低功耗模式，包括待机（Standby）、停机（Stop）和睡眠（Sleep）。不同模式下的功耗表现不同，设计电源管理策略时需根据实际需求选择合适的模式。

低功耗模式对比：

模式	功耗	是否保留寄存器内容	唤醒源	特点
Sleep	最高	是	内部/外部中断	CPU停止，外设运行
Stop	中等	是	RTC、外部中断	所有时钟关闭
Standby	最低	否	复位、RTC闹钟	最低功耗，需重新启动

低功耗模式配置代码示例：

// 进入停机模式
void Enter_Stop_Mode(void) {
    RCC_APB1PeriphClockCmd(RCC_APB1Periph_PWR, ENABLE);  // 使能电源控制时钟
    PWR_EnterSTOPMode(PWR_Regulator_ON, PWR_STOPEntry_WFI);  // 进入停机模式
}

• PWR_Regulator_ON ：保持稳压器工作，保留SRAM数据。
• PWR_STOPEntry_WFI ：等待中断唤醒方式。

2.2 复位电路的设计原理与实现

复位电路是保证STM32F103正确初始化的关键。设计良好的复位电路可以避免因电压不稳、干扰等因素导致的系统启动失败。

2.2.1 复位引脚的功能与复位条件

STM32F103的复位引脚为 NRST ，是一个低电平有效的复位信号。其复位条件包括：

• 上电复位（Power On Reset, POR）
• 外部复位信号触发
• 看门狗复位
• 软件复位

2.2.2 上电复位（POR）与外部复位电路设计

基本POR电路：

graph TD
    A[电源] --> B[RC电路]
    B --> C[NRST引脚]

参数选择：
- R = 10kΩ
- C = 100nF
- 保证复位信号维持时间大于100ms

外部复位电路示例：
使用MAX809芯片实现精确复位控制：

VCC ----+---- MAX809 ---- NRST
        |
       GND

该芯片在电压低于2.93V时输出低电平复位信号，高于该值时释放复位。

2.2.3 复位延迟与稳定性优化

为确保复位信号稳定，建议在NRST引脚添加上拉电阻（如4.7kΩ），并使用去耦电容（100pF）滤除高频噪声。

优化电路图：

graph TD
    A[NRST] --> B[上拉电阻 4.7kΩ] --> C[VDD]
    A --> D[电容 100pF] --> E[GND]

2.3 时钟系统设计与配置

STM32F103的时钟系统非常灵活，支持内部RC、外部晶振、PLL等时钟源，合理配置时钟系统对性能和功耗控制至关重要。

2.3.1 内部RC振荡器与外部晶振的选择

时钟源	精度	功耗	可靠性	适用场景
内部HSI	±1%	低	中	快速启动、低功耗应用
外部HSE	±20ppm	高	高	高精度定时、USB通信

推荐配置：
- 一般开发使用外部8MHz晶振作为主时钟源。
- 若使用USB接口，需确保HSE精度满足±0.25%。

2.3.2 PLL锁相环配置与系统时钟生成

STM32F103支持PLL倍频，最大系统时钟可达72MHz。

典型配置代码：

// 配置系统时钟为72MHz
void SystemClock_Config(void) {
    RCC_OscInitTypeDef RCC_OscInitStruct = {0};
    RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE;
    RCC_OscInitStruct.HSEState = RCC_HSE_ON;
    RCC_OscInitStruct.HSEPredivValue = RCC_HSE_PREDIV_DIV1;
    RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;
    RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE;
    RCC_OscInitStruct.PLL.PLLMUL = RCC_PLL_MUL9;  // 8MHz * 9 = 72MHz
    HAL_RCC_OscConfig(&RCC_OscInitStruct);

    RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};
    RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_SYSCLK
                                  | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2;
    RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;
    RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1;
    RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV2;
    RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1;
    HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_2);
}

• RCC_PLL_MUL9 ：PLL倍频系数为9，8MHz晶振×9=72MHz。
• FLASH_LATENCY_2 ：系统时钟超过48MHz时需设置Flash等待周期。

2.3.3 时钟树结构与分频机制解析

STM32F103的时钟树结构如下：

graph TD
    A[外部晶振 HSE] --> B[分频器]
    B --> C[PLL倍频]
    C --> D[系统时钟 SYSCLK]
    D --> E[APB1]
    D --> F[APB2]
    D --> G[AHB]

• APB1 ：最大36MHz（通常用于低速外设）
• APB2 ：最大72MHz（高速外设）
• AHB ：主频72MHz，用于DMA、系统总线等

2.4 GPIO引脚配置与外设接口

GPIO是STM32F103与外部设备交互的基础，合理配置GPIO可提高系统稳定性与可靠性。

2.4.1 引脚复用功能与模式配置

STM32F103的每个GPIO引脚可配置为多种模式：

模式	说明
输入浮空	无上下拉，适用于数字输入
输入上拉/下拉	内部预置电阻，防止悬空
推挽输出	高驱动能力，输出0/1电平
开漏输出	需外部上拉，常用于I2C等总线
复用推挽/开漏	用于外设功能（如SPI、UART）

配置代码示例：

GPIO_InitTypeDef GPIO_InitStruct;

GPIO_InitStruct.Pin = GPIO_PIN_0;
GPIO_InitStruct.Mode = GPIO_MODE_OUTPUT_PP;  // 推挽输出
GPIO_InitStruct.Pull = GPIO_NOPULL;          // 无上拉下拉
GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_HIGH; // 高速模式
HAL_GPIO_Init(GPIOA, &GPIO_InitStruct);

• GPIO_MODE_OUTPUT_PP ：推挽输出模式，适合驱动LED、继电器等。
• GPIO_SPEED_FREQ_HIGH ：高速模式，适用于PWM输出等场景。

2.4.2 输入/输出驱动能力与上下拉电阻设置

STM32F103的GPIO驱动能力分为两个等级：

驱动等级	输出电流
2mA	低功耗，适用于信号线
10mA	中等驱动能力
20mA	最大驱动能力，但发热较大

注意事项：
- 单个引脚最大输出电流为20mA。
- 总体GPIO输出电流不能超过100mA。
- 高驱动需求建议使用外部驱动电路（如MOSFET）。

2.4.3 外设接口的电气特性与连接规范

对于外设接口如SPI、I2C、UART等，需注意以下电气规范：

接口	电平标准	上拉电阻要求	最大速率
SPI	3.3V CMOS	无需上拉	18MHz
I2C	OC输出	必须上拉	400kHz（标准模式）
UART	3.3V TTL	一般无需上拉	115200bps

连接建议：
- I2C接口必须使用上拉电阻（4.7kΩ~10kΩ）。
- UART连接可直接连接，但长距离需使用MAX232等电平转换芯片。
- SPI连接建议使用短走线以减少信号延迟和干扰。

以上为第二章的完整内容结构与技术细节。下一章节将继续介绍调试与通信接口的设计与实践。

3. 调试与通信接口设计实践

在嵌入式系统开发中，调试与通信接口的设计是确保系统稳定性和可维护性的关键环节。STM32F103作为一款广泛应用的ARM Cortex-M3内核微控制器，其调试接口和通信接口的实现直接影响到项目的开发效率与后期维护的便利性。本章将围绕SWD/JTAG调试接口的实现、SPI/I2C/UART等通信接口的应用，以及PCB布局中与信号完整性相关的考虑进行深入探讨，结合具体设计案例，帮助开发者掌握从接口选型到布线优化的完整流程。

3.1 SWD与JTAG调试接口实现

在嵌入式开发中，调试接口是开发人员与目标系统之间沟通的桥梁。STM32F103支持两种主流调试接口：SWD（Serial Wire Debug）和JTAG（Joint Test Action Group）。本节将从引脚定义、连接方式、调试工具使用与问题排查，以及信号完整性优化等方面展开讨论。

3.1.1 调试接口的引脚定义与连接方式

SWD 和 JTAG 接口各有其适用场景。SWD 使用较少的引脚（SWCLK 和 SWDIO），适合引脚资源紧张的设计；而 JTAG 提供了更多的控制信号（TCK、TMS、TDI、TDO），适合需要复杂调试功能的场合。

接口类型	引脚名称	功能描述
SWD	SWCLK	串行时钟线
	SWDIO	串行数据输入/输出线
JTAG	TCK	测试时钟（Test Clock）
	TMS	测试模式选择（Test Mode Select）
	TDI	测试数据输入（Test Data In）
	TDO	测试数据输出（Test Data Out）

连接方式建议：

• 使用标准的20引脚JTAG连接器或4引脚SWD连接器；
• 推荐使用50MHz时钟频率的SWD接口以获得更高速度；
• 若使用JTAG，需注意TDO引脚为输出，应避免与其它输出引脚短路。

3.1.2 常见调试工具与连接问题排查

常用的调试工具有ST-Link、J-Link、CMSIS-DAP等。这些工具通过USB与主机连接，再通过SWD或JTAG与STM32F103连接。

典型连接流程：

// 以ST-Link为例，使用STM32CubeIDE进行连接配置
1. 打开STM32CubeIDE
2. 创建新项目并选择目标芯片（STM32F103）
3. 配置调试器为ST-Link
4. 设置调试接口为SWD
5. 编译并下载程序
6. 进入调试界面进行单步执行、断点设置等操作

常见问题排查：

• 无法识别芯片 ：检查VDD供电是否正常，SWD引脚是否短路；
• 连接不稳定 ：增加去耦电容至VDD和VSS之间，确保电源稳定；
• 时钟频率过高导致通信失败 ：尝试降低SWDCLK频率（如从50MHz降为8MHz）。

3.1.3 接口稳定性与信号完整性优化

为了确保调试接口在高速运行下的稳定性，需关注以下设计要点：

• 布线长度匹配 ：SWD的SWCLK与SWDIO应尽量保持等长，减少时序偏差；
• 阻抗控制 ：走线阻抗应控制在50Ω左右，可使用微带线或带状线结构；
• 地回路设计 ：每个调试接口附近应布置GND引脚，形成低阻抗回路；
• 信号完整性仿真 ：使用HyperLynx或Cadence等工具进行SI分析，优化布线结构。

graph TD
    A[调试接口] --> B[信号完整性分析]
    B --> C{是否满足要求?}
    C -->|是| D[完成布线]
    C -->|否| E[优化布线长度与结构]
    E --> B

3.2 SPI/I2C/UART通信接口应用

通信接口是STM32F103与外部设备交互的关键通道。本节将分别分析SPI、I2C、UART三种接口的协议结构、硬件设计要点，以及在高速通信中如何处理信号完整性问题。

3.2.1 各接口协议的基本结构与时序分析

SPI协议

SPI（Serial Peripheral Interface）是一种同步串行通信协议，通常由四根线组成：

• SCK：时钟线
• MOSI：主出从入
• MISO：主入从出
• CS：片选信号

SPI支持全双工通信，通信速率高，适合高速外设如ADC、DAC、Flash等。

I2C协议

I2C是一种半双工同步通信协议，使用两根线：

• SDA：数据线
• SCL：时钟线

I2C支持多主多从结构，通信速率通常为100kHz或400kHz，适用于传感器、EEPROM等设备。

UART协议

UART（Universal Asynchronous Receiver Transmitter）是一种异步串行通信协议，使用两根线：

• TXD：发送端
• RXD：接收端

UART通信无需共享时钟，适用于PC串口、蓝牙模块、Wi-Fi模块等设备。

3.2.2 实际通信电路的硬件设计要点

SPI硬件设计建议：

• CS引脚应连接上拉电阻，确保未选中时为高电平；
• 使用缓冲器（如74LVC1G125）隔离主从设备，提高驱动能力；
• 布线时MOSI、MISO尽量等长，减少时延差异。

I2C硬件设计建议：

• SDA和SCL引脚需接上拉电阻（通常为4.7kΩ）；
• 多个设备共用总线时需注意地址冲突；
• 使用I2C缓冲器（如PCA9515）延长总线距离。

UART硬件设计建议：

• 若为RS232电平，需使用MAX232等电平转换芯片；
• RXD引脚建议加磁珠或100Ω电阻抑制噪声；
• 使用光耦隔离提高抗干扰能力。

3.2.3 高速通信中的阻抗匹配与信号完整性处理

在高速通信中，信号完整性问题尤为突出。以下为优化策略：

通信接口	常见问题	优化措施
SPI	信号反射	使用端接电阻匹配阻抗
I2C	总线竞争	增加缓冲器或仲裁电路
UART	噪声干扰	增加滤波电容和屏蔽线

示例代码：SPI通信初始化配置（使用STM32CubeMX生成）

void MX_SPI1_Init(void)
{
  hspi1.Instance = SPI1;
  hspi1.Init.Mode = SPI_MODE_MASTER;          // 主模式
  hspi1.Init.Direction = SPI_DIRECTION_2LINES; // 全双工
  hspi1.Init.DataSize = SPI_DATASIZE_8BIT;    // 8位数据
  hspi1.Init.CLKPolarity = SPI_POLARITY_LOW;  // 时钟低电平空闲
  hspi1.Init.CLKPhase = SPI_PHASE_1EDGE;      // 上升沿采样
  hspi1.Init.NSS = SPI_NSS_SOFT;              // 软件控制片选
  hspi1.Init.BaudRatePrescaler = SPI_BAUDRATEPRESCALER_16; // 分频为系统时钟/16
  hspi1.Init.FirstBit = SPI_FIRSTBIT_MSB;     // MSB先发
  hspi1.Init.TIMode = SPI_TIMODE_DISABLE;     // 禁用TI模式
  hspi1.Init.CRCCalculation = SPI_CRCCALCULATION_DISABLE; // 不使用CRC
  HAL_SPI_Init(&hspi1);
}

代码逻辑分析：

• Mode 设置为SPI_MODE_MASTER，表示该SPI控制器作为主设备；
• Direction 设置为SPI_DIRECTION_2LINES，启用全双工模式；
• CLKPolarity 和 CLKPhase 决定了时钟的初始状态与采样边沿；
• BaudRatePrescaler 设置通信速率，过快可能导致信号失真；
• NSS 设置为SPI_NSS_SOFT，表示通过软件控制片选信号。

3.3 PCB布局中的信号完整性考虑

在高速PCB设计中，信号完整性（Signal Integrity, SI）问题是影响系统稳定性的关键因素之一。STM32F103作为高性能MCU，其通信与调试接口在高频工作时更容易受到干扰。本节将从关键信号路径、地平面分割、串扰与EMI控制等方面进行深入探讨。

3.3.1 关键信号路径的走线规范

关键信号包括：

• 高速时钟信号（如系统时钟、SPI SCK等）
• 数据总线（如SPI MOSI、MISO）
• 调试信号（SWD CLK/DATA）

走线规范：

• 保持关键信号走线尽可能短；
• 避免与高噪声信号（如电源线）平行走线；
• 使用带状线或微带线结构控制特性阻抗；
• 每条关键信号线应有完整的地回路。

3.3.2 地平面分割与回流路径优化

在多层PCB中，地平面的分割与回流路径设计至关重要。

设计建议：

• 使用完整的地层，避免分割造成回流路径断裂；
• 对于高速信号，应在其下方布置完整的地平面；
• 若必须分割地层，使用0Ω电阻连接不同地平面以控制回流路径；
• 地层应尽可能靠近信号层，降低回路面积。

graph LR
    A[信号层] --> B[地层]
    B --> C[电源层]
    C --> D[信号层]

说明： 四层PCB结构中，信号层与地层相邻，有助于减少辐射与串扰。

3.3.3 串扰与电磁干扰（EMI）控制策略

串扰和EMI是高速PCB中常见的问题，尤其在调试与通信接口密集区域。

控制策略：

• 关键信号线之间保持足够间距（≥3倍线宽）；
• 对高速信号线进行包地处理（如SWD、SPI）；
• 使用屏蔽罩对敏感电路进行物理屏蔽；
• 在电源入口处加磁珠与去耦电容，滤除高频噪声；
• 使用差分信号对（如CAN、USB）提高抗干扰能力。

典型EMI滤波电路设计：

元件	作用
磁珠	抑制高频噪声
陶瓷电容	滤除高频纹波
电解电容	滤除低频纹波

PCB布线建议：

• 电源线与地线宽度应足够宽（≥20mil）；
• 高速信号线避免绕行，减少拐角；
• 所有高速信号线应尽量走在内层，降低辐射；
• 使用20H原则（电源层比地层缩进20倍介质厚度）降低边缘辐射。

本章围绕STM32F103的调试与通信接口设计进行了深入探讨，涵盖了SWD/JTAG调试接口的实现、SPI/I2C/UART通信接口的应用以及PCB布局中的信号完整性优化策略。通过本章内容，开发者可以掌握从接口选型、电路设计到PCB布线的完整流程，为后续核心板的完整设计与验证打下坚实基础。

4. 多层PCB设计与布局规范

在现代嵌入式系统设计中，随着功能复杂度和工作频率的提升，单层或双层PCB已无法满足高速信号完整性、电源稳定性和EMI（电磁干扰）控制的要求。多层PCB因其良好的信号完整性、电源完整性（Power Integrity, PI）以及电磁兼容性（EMC）设计能力，成为高性能嵌入式系统（如基于STM32F103的系统）中不可或缺的设计手段。本章将围绕多层PCB的层叠结构设计、焊盘与过孔设计、ESD静电保护与测试点布局等方面展开详细分析，并结合STM32F103的典型应用场景，提供可落地的设计规范。

4.1 多层PCB的层叠结构设计

多层PCB的核心在于层叠结构（Stack-up）的设计。良好的层叠结构不仅能提高信号完整性，还能有效降低电源噪声和电磁干扰。本节将从层数选择、阻抗控制建模、电源与地层布局三个方面进行深入解析。

4.1.1 层数选择与层功能分配

在选择多层PCB层数时，需综合考虑以下因素：

• 信号频率 ：STM32F103最高系统时钟为72MHz，若涉及SPI、USB或CAN等高速外设通信，建议采用至少4层板；
• 信号密度 ：引脚数量较多、布线复杂度高时，应增加层数以提高布线自由度；
• 电源完整性 ：为保证稳定供电，通常需单独分配电源层（Power Plane）和地层（Ground Plane）；
• EMC/EMI要求 ：需有完整的地平面以降低辐射干扰。

常见的4层板结构如下：

层号	名称	功能描述
1	顶层（Top）	主要布线层，放置高频信号线
2	地层（GND）	参考地层，提供低阻抗回路
3	电源层（VCC）	为系统提供稳定电源
4	底层（Bottom）	辅助布线层，放置低速信号或地线

设计建议 ：
- 高速信号线应尽量走在表层或底层，避免穿过电源层；
- 电源层和地层应相邻放置，形成良好的分布电容，有助于去耦；
- 尽量避免分割地层，若必须分割，应确保回流路径连续。

4.1.2 阻抗控制与信号传输线建模

在高速信号传输中，如SPI、USB或CAN通信，控制特性阻抗（Z0）是保障信号完整性的关键。特性阻抗的计算与PCB的层叠结构、介质厚度、线宽等密切相关。

常见传输线类型及阻抗计算公式

传输线类型	应用场景	特性阻抗公式（近似）
微带线（Microstrip）	表层高速线	Z0 ≈ 87 / √(εr + 1.41) × ln(5.98h / (0.8w + t))
带状线（Stripline）	内部高速线	Z0 ≈ 60 / √(εr) × ln(4h / (0.67π(w + t)))

其中：
- εr：介质介电常数（如FR4约为4.2）
- h：介质厚度（单位：mm）
- w：线宽
- t：铜厚（通常为1oz=35μm）

示例：SPI信号线的阻抗匹配设计

以SPI时钟线（SCLK）为例，若使用FR4板材，介质厚度为0.2mm，要求Z0=50Ω，则可通过计算工具或PCB设计软件（如Allegro、Altium Designer）进行线宽反推：

微带线模式：
h = 0.2mm, εr = 4.2, Z0 = 50Ω
=> 线宽w ≈ 0.3mm

设计建议 ：
- 所有高速信号线应走带状线或微带线结构，并进行阻抗匹配；
- 使用20H规则（电源层比地层小20倍介质厚度），减少边缘辐射；
- 对于STM32F103的USB接口（若使用），应严格控制USB D+/D-线的差分阻抗为90Ω±10%。

4.1.3 电源层与地层的布局策略

电源层和地层是多层PCB中最重要的两个参考层，它们不仅为芯片提供稳定电压，还承担着信号回流路径的重要角色。

电源层设计原则：

• 独立供电区域 ：将不同电压域（如3.3V、2.5V、1.8V）划分为独立区域，避免串扰；
• 去耦电容就近布局 ：每个电源引脚应配有0.1μF陶瓷电容和10μF电解电容；
• 铜皮填充优化 ：避免电源层形成“孤岛”，确保电流路径最短；
• 20H规则 ：电源层比地层小20倍介质厚度，防止边缘辐射。

地层设计原则：

• 统一地层 ：尽量采用完整的地层，避免分割；
• 回流路径最短 ：高速信号线应紧邻地层，确保回流路径最短；
• 分割地层需谨慎 ：若需分割模拟地（AGND）与数字地（DGND），应通过0Ω电阻或磁珠连接；
• 连接方式 ：多个地层之间应通过多个过孔连接，降低阻抗。

4.2 焊盘与过孔设计规范

焊盘与过孔是PCB上的重要物理连接结构，其设计质量直接影响焊接可靠性、电气性能和信号完整性。本节将围绕表贴与通孔焊盘设计、过孔尺寸与间距、高频电路中过孔寄生效应进行详细分析。

4.2.1 表贴焊盘与通孔焊盘的设计要点

表贴焊盘（SMD Pad）

适用于STM32F103的LQFP封装（如LQFP64/100），焊盘尺寸应与封装引脚尺寸匹配。

设计规范 ：

参数	建议值（以LQFP64为例）
焊盘宽度	0.4mm
焊盘长度	0.6mm
焊盘间距	0.5mm
阻焊层（Solder Mask）开口	比焊盘略大0.1mm
助焊层（Paste Mask）开口	略小于焊盘0.1mm

设计建议 ：
- 使用热焊盘（Thermal Pad）技术，避免焊接时散热过快；
- 避免焊盘与地层直接连接，否则会影响回流焊温度控制。

通孔焊盘（Through-Hole Pad）

适用于插件式元件，如晶振、排针等。

设计规范 ：

参数	建议值
孔径	比引脚直径大0.2mm
焊盘直径	孔径 + 2×0.3mm
孔壁铜厚	≥25μm
阻焊层开口	与焊盘相同或略大

设计建议 ：
- 通孔焊盘应设计为泪滴形（Teardrop），提高焊接强度；
- 多层PCB中，通孔焊盘应连接到所有相关层。

4.2.2 过孔的尺寸与间距规范

过孔用于连接不同层之间的电气连接，其设计直接影响信号完整性与制造成本。

常见过孔参数：

参数	建议值（标准）
钻孔直径	0.3mm
焊盘直径	0.6mm
最小间距	≥0.5mm
最小与焊盘间距	≥0.2mm

过孔布局建议：

• 高速信号线过孔 ：尽量减少过层数量，避免多次穿越不同参考层；
• 电源与地过孔 ：应使用多个并联过孔降低阻抗；
• BGA封装芯片 ：可使用盲孔（Blind Via）或埋孔（Buried Via）优化布线；
• 高频电路中 ：过孔会引起寄生电感和电容，影响信号完整性。

4.2.3 高频电路中过孔寄生效应分析

在STM32F103系统中，若使用SPI、CAN或USB高速通信，过孔的寄生效应不可忽视。

过孔寄生参数建模：

• 寄生电感（Lvia） ：约为1nH/mm；
• 寄生电容（Cvia） ：约为0.5pF；
• 总寄生电感 ：L_total = Lvia × 过孔长度（单位：mm）

示例：SPI SCLK信号线使用过孔穿越地层

假设过孔长度为1mm，则寄生电感为1nH，信号频率为72MHz，其感抗为：

X_L = 2 * π * f * L = 2 * π * 72e6 * 1e-9 ≈ 0.452Ω

虽然阻抗不大，但在高速信号中可能引起信号完整性问题，表现为振铃或信号延迟。

设计建议 ：
- 高频信号线尽量减少过孔数量；
- 若必须使用过孔，应保持回流路径完整；
- 在布线中尽量保持信号线与参考层在同一层。

4.3 ESD静电保护与测试点设计

静电放电（ESD）是导致嵌入式系统失效的常见原因，尤其是在工业环境或手持设备中。同时，测试点设计对于产品调试和后期维护至关重要。本节将从ESD保护元件选型、静电敏感区域防护、测试点布局与跳线设计原则三个方面进行探讨。

4.3.1 ESD保护元件的选型与布局

ESD保护元件通常包括TVS（瞬态电压抑制）二极管、压敏电阻、ESD专用滤波器等。

TVS二极管选型参数：

参数	说明
工作电压	应略高于信号线最大电压
击穿电压	应低于被保护芯片的最大承受电压
响应时间	越小越好（<1ns）
封装尺寸	推荐SOT23或DFN封装

示例：USB接口的ESD保护电路

USB D+ ---- TVS ---- MCU
USB D- ---- TVS ---- MCU
VBUS ---- TVS ---- GND

设计建议 ：
- ESD元件应靠近连接器放置，以减少引入干扰；
- 所有暴露在外的信号线都应加装ESD保护；
- 地线应单独走线并连接到主地层，避免共模干扰。

4.3.2 PCB上的静电敏感区域防护

静电敏感区域包括：

• 模拟输入引脚（如ADC、比较器）
• 高速通信接口（如USB、CAN）
• 晶振电路
• 未上拉的GPIO引脚

防护措施：

• 加装TVS或RC滤波 ：在敏感引脚前加RC滤波或TVS；
• 屏蔽与接地 ：对高敏感区域进行金属屏蔽，并通过多个过孔接地；
• 限流电阻 ：在敏感引脚前加限流电阻（如1kΩ）；
• 防静电涂层 ：在PCB表面喷涂防静电涂层。

4.3.3 测试点的布局与跳线设计原则

测试点是PCB调试和后期维护的关键，跳线则用于功能切换或断开电路。

测试点设计规范：

参数	建议值
测试点大小	1.0mm直径圆孔
测试点间距	≥2.54mm
测试点标识	使用丝印标注
连接方式	与信号线直接连接

跳线设计原则：

• 跳线形式 ：建议使用0Ω电阻或2pin排针；
• 跳线位置 ：靠近被控电路，避免长线引入干扰；
• 跳线标注 ：应在丝印层标明功能，如“JP1: 3.3V电源选择”；
• 跳线功能 ：可用于电源选择、时钟源切换、复位电路断开等。

设计建议 ：
- 所有关键信号线应预留测试点；
- 跳线应避免在高速信号路径中使用；
- 跳线附近应留出足够的空间以便于插拔工具操作。

总结与延伸

本章围绕多层PCB设计的三个核心方面——层叠结构、焊盘与过孔、ESD保护与测试点进行了系统分析。这些内容不仅适用于STM32F103嵌入式系统的PCB设计，也适用于其他高性能嵌入式平台的布局规范。

后续章节将继续探讨基于STM32F103的完整设计流程，包括原理图设计、PCB布线、样机制作与测试等实践环节。

5. STM32F103核心板完整设计流程

5.1 原理图设计与元器件选型

在设计STM32F103核心板时，首先需要完成原理图设计和元器件选型。这一阶段是整个硬件开发流程的基础，决定了后续PCB布局的可行性和系统稳定性。

5.1.1 功能模块划分与器件选型依据

STM32F103核心板通常包括以下几个功能模块：

模块	功能描述	常用器件
主控模块	核心处理器	STM32F103C8T6
电源模块	为MCU提供稳定电压	AMS1117-3.3V、电容、稳压电感
时钟模块	提供系统时钟	8MHz晶振、32.768kHz RTC晶振
复位模块	系统复位控制	10K电阻、100nF电容、复位按键
调试接口	SWD调试接口	2x5排针、上拉电阻
用户接口	LED、按键等外设	LED、限流电阻、轻触开关

在选型过程中，应综合考虑以下因素：
- 器件的电气参数是否满足STM32F103的输入要求；
- 是否有现货和供货稳定性；
- 封装是否适合PCB布局；
- 成本控制是否合理。

5.1.2 电源、时钟、复位模块的详细设计

电源模块设计

// 电源模块中使用AMS1117稳压器，输入5V，输出3.3V
// 典型应用电路：
VIN ————+————— VOUT
         |
         C1 (10uF)
         |
        GND

• C1 ：输入电容，用于滤除输入噪声；
• C2 ：输出电容，稳定输出电压，推荐使用10uF陶瓷电容；
• 注意 ：去耦电容应尽量靠近MCU电源引脚。

时钟模块设计

• 使用8MHz晶振配合两个22pF负载电容；
• 与STM32的OSC_IN和OSC_OUT引脚连接；
• 外部晶振布局应尽量靠近MCU，走线短且直。

复位模块设计

• 使用10K上拉电阻至3.3V；
• 连接一个100nF电容至GND；
• 可选复位按键，连接至NRST引脚。

5.1.3 原理图检查与常见错误排查

设计完成后，应进行以下检查：

检查项	描述
引脚连接	检查所有MCU引脚是否正确连接，尤其是电源、地、复位、时钟
极性元件	如电解电容、二极管等，确保方向正确
网络标签	检查所有网络标签是否一致，避免飞线
电源去耦	每个电源引脚附近应放置0.1uF陶瓷电容
信号完整性	高速信号线应避免过长或环路

使用EDA工具（如Altium Designer、KiCad）进行电气规则检查（ERC）可有效发现连接错误。

5.2 PCB布线与设计规则检查

完成原理图设计后，进入PCB布线阶段。这一阶段需要综合考虑电气性能、信号完整性、热设计及制造工艺。

5.2.1 模块化布线策略与信号优先级规划

• 模块化布局 ：将电源、主控、时钟、接口等模块分开布局，避免相互干扰；
• 信号优先级 ：
• 高速信号 （如时钟线）：走线最短，远离模拟电路；
• 电源线 ：加宽走线，减少阻抗；
• 地线 ：大面积敷铜，降低回路阻抗；
• 敏感信号 （如复位线）：远离高速信号线。

5.2.2 设计规则检查（DRC）与布线优化

使用PCB设计软件进行DRC检查，确保：

规则类型	内容
线宽规则	电源线建议≥20mil，信号线≥8mil
安全间距	同层线间距≥8mil，不同层间距满足电压要求
过孔规则	过孔直径建议≥20mil，避免过密
敷铜规则	地层完整，避免孤岛

优化建议：
- 使用20H原则（电源层比地层小20倍厚度），降低边缘辐射；
- 对时钟线等敏感信号使用包地处理；
- 保证所有地引脚通过最短路径连接到地平面。

5.2.3 输出制造文件与Gerber检查

最终输出文件包括：

• Gerber文件 ：Top Layer、Bottom Layer、Silkscreen、Solder Mask等；
• 钻孔文件（NC Drill） ；
• BOM表 ；
• 装配图 。

使用Gerber查看器（如ViewMate、CAM350）检查：
- 是否存在断线、短路；
- 层是否对齐；
- 孔位是否正确；
- 是否有未定义区域。

5.3 样机制作与功能验证

完成PCB设计并制作完成后，进入样机制作与功能验证阶段。

5.3.1 样机焊接与初步上电测试

焊接建议使用热风焊台或回流焊设备，确保焊接质量。初步上电测试包括：

步骤	操作内容
1	使用万用表测量电源与地之间是否短路
2	测量稳压器输出是否为3.3V
3	检查复位引脚电压是否稳定
4	使用示波器观察晶振是否起振

若发现异常，应立即断电检查。

5.3.2 系统功能验证与调试

使用调试器（如ST-Link）连接SWD接口，进行以下验证：

// 示例代码：点亮LED
#include "stm32f10x.h"

void delay(volatile uint32_t count) {
    while(count--);
}

int main(void) {
    RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOC, ENABLE);
    GPIO_InitTypeDef GPIO_InitStruct;
    GPIO_InitStruct.GPIO_Pin = GPIO_Pin_13;
    GPIO_InitStruct.GPIO_Mode = GPIO_Mode_Out_PP;
    GPIO_InitStruct.GPIO_Speed = GPIO_Speed_50MHz;
    GPIO_Init(GPIOC, &GPIO_InitStruct);

    while(1) {
        GPIO_ResetBits(GPIOC, GPIO_Pin_13); // LED亮
        delay(100000);
        GPIO_SetBits(GPIOC, GPIO_Pin_13);   // LED灭
        delay(100000);
    }
}

• 功能验证步骤 ：
  1. 编译并下载程序；
  2. 检查LED是否闪烁；
  3. 使用串口打印调试信息；
  4. 检查外设（如SPI、I2C）是否正常工作。

5.3.3 常见问题定位与改进策略

问题现象	可能原因	解决方案
无法下载程序	SWD接口接触不良或供电异常	检查供电、复位电平、SWD连接
晶振不起振	电容值不对或布局不合理	更换电容，缩短走线
系统运行不稳定	电源噪声大或地不完整	增加去耦电容，优化地平面
LED不亮	引脚配置错误或驱动能力不足	检查GPIO配置，更换驱动方式

通过以上流程，可完成STM32F103核心板从设计到验证的完整闭环。下一章节将继续深入探讨嵌入式系统软件架构与驱动开发。

本文还有配套的精品资源，点击获取

简介：STM32F103是一款基于ARM Cortex-M3内核的高性能、低功耗微控制器，广泛应用于嵌入式系统开发。本资料包含完整的STM32F103核心板原理图与PCB设计文件，涵盖电源管理、复位电路、时钟系统、GPIO配置、调试接口、外设连接等关键模块，适合初学者学习与工程师项目开发参考。通过该资料，用户可深入掌握嵌入式硬件设计流程，提升PCB布局布线与电路设计能力。

本文还有配套的精品资源，点击获取