一、原理图的绘制

 

在绘制原理图之前我们先来分析一下电路，包含电源电路，单片机，LED灯，复位电路，外围接口插针，晶振电路，调试下载电路等。

 

1.电源电路:

电源电压由两部分组成，5V(VCC_5V)和3.3V(VCC_3V3)，按需选择5V或者3.3V。

1)5V电路

 

一般使用普通的USB 5V接口输入供电，同时还有5V电压插针也可供电。USB 5V接口可支持供电和数据传输，用于与电脑连接(常用方法);5V电压插针仅支持纯供电，用于外接独立电源，一般外接5V输入有两根线:电源正极接5V插针，电源负极接GND。

2)3.3V电路

 

3.3V电压是通过USB口输入的5V电压输入到LDO电源芯片(ME6211)，从而实现5V电压降压到3.3V。

            LDO（Low Dropout Regulator，低压差线性稳压器）是电子电路中核心的电源转换元件，核心作用是将不稳定的输入电压（如USB 5V、电池电压）转换为稳定的低压直流（如3.3V），给单片机、传感器等敏感元件供电，关键特点是“压差小、输出纹波低、电路简单”。

3.3V电压转换电路分析

①输入滤波电容C4和C8的作用:

10uF电容:铝电解电容(优点:体积小，低成本)，大容量电容，有正负极之分，针对低频干扰。

--选型 : 耐压＞=10V(5V输入至少留2倍余量)、高频低阻型(ERS＜=100mΩ)

100nF电容:陶瓷电容，小容量电容，无正负极之分，针对高频干扰。

--选型 : 耐压＞=9.9V(留2到3倍余量)

②输出滤波C9和C7电容:

作用:抑制电路振荡，平滑电压波动，增强负载适应性。

--稳压电路（LDO）是闭环负反馈系统，若输出无电容，负载波动的频率一旦与LDO的调节速率匹配，会形成正反馈振荡（输出电压剧烈波动）。电容通过“缓冲电压变化”，切断振荡条件，保证LDO稳定工作。

--LDO的输出存在“阶梯式小幅度调节”，电容通过充放电将这些“阶梯电压”转化为连续平稳的直流，把输出纹波从几十mV（无电容）压低到μV级，避免干扰后级芯片（如STM32、传感器）。

--当后级负载（如STM32启动、电机工作）突然增大电流时，电容可瞬间释放储能（续流），弥补LDO调节的“响应延迟”，避免输出电压“塌陷”（比如从3.3V骤降到3.0V以下，导致芯片复位）。

选型与布局要求
- 容量组合：优先“100nF陶瓷电容（高频）+ 1μF钽电容（中频）”，兼顾高低频滤波。

- 材质要求：陶瓷电容选X5R/X7R（温度稳定），钽电容选聚合物型（无爆炸风险）。

 

2.去耦电容

去耦电容是电子电路中给芯片“就近供电、滤除噪声”的核心元件

和滤波电容的区别是：滤波电容是“给电源整体滤波”，而去耦电容是“给单个芯片/元件单独滤波”，核心作用是“隔离芯片自身的噪声、稳定芯片供电”。

1)作用详细分析:

①滤除芯片自身的高频噪声
芯片工作时（如STM32的CPU运算、寄存器翻转）会产生高频开关噪声（MHz~GHz级），这些噪声会通过电源/地走线耦合到其他元件。去耦电容相当于“芯片的专属垃圾桶”——把芯片产生的高频噪声“就地吸收”，避免干扰其他电路。

②给芯片提供瞬时大电流
芯片突发工作（如ADC启动、DMA传输）时，电流会从10mA瞬间飙升到数百mA，电源走线的寄生电感无法快速传输大电流，而去耦电容（通常是100nF陶瓷电容）能在ns级释放储能，给芯片“应急供电”，避免电压跌落。

③隔离电源噪声
电源总线上的噪声（如LDO的纹波、其他芯片的干扰）可能通过走线传到目标芯片，去耦电容能“阻断”这些噪声，让芯片的供电更纯净。

2)去耦电容的选型与布局
 ①容量：

- 高频去耦：100nF陶瓷电容（应对MHz级噪声）；

- 中频去耦：1μF~10μF钽/陶瓷电容（应对kHz~MHz级波动）；

②材质：陶瓷电容选X5R/X7R（温度稳定），避免Y5V（容量漂移大）；

③布局：紧贴芯片的电源引脚（距离≤2mm）；GND引脚直接接芯片的GND引脚/地平面，形成“芯片-去耦电容”的最短回路；每个芯片的电源引脚旁都要放至少1个100nF陶瓷电容（多电源引脚的芯片，每个引脚旁都要放）。

 

3.LED指示灯电路

板子上有两个指示灯，D1是电源指示灯(绿色)，只要板子供电，就能常亮，D2是状态指示灯(绿色)，需要单片机的PC13引脚输出低电平才会亮，如果PC13周期性的输出高低电平，D2这个绿灯就会闪，R6,R7是限流电阻，电阻越小，LED灯越亮。

 

4.复位电路NRST

-NRST是“Negative Reset”的缩写（低电平有效）：当该引脚输入低电平时，芯片会触发复位，清空寄存器、初始化IO口，重启程序；当引脚为高电平时，芯片正常运行。

使用手动复位电路，轻触开关并联在100nF电容两端（一端接NRST，一端接GND）； 正常工作时，开关断开，电路功能同上电复位，维持stm32正常运行所需的NRST高电平，又能抗干扰同时电压保持稳定；按下开关时，NRST引脚通过开关直接接地，变为低电平（强制复位）；松开开关后，电容重新充电，复位信号释放，芯片重启；

电路设计要求:需10kΩ上拉电阻接3.3V电源，确保芯片正常工作时NRST保持高电平

①选型要点：开关我选的是3*4*2mm轻触开关（四脚贴片，防抖动），避免因开关抖动导致多次复位。

 

5.晶振电路

1)高频晶振电路

这个是单片机外部的高频晶振电路，采用无源晶振，高速晶振一般选8MHz，通过倍频和分频后给单片机提供系统时钟，为芯片内部各大模块的运转提供动力。使用外部8MHz高频晶振电路比使用单片机内部的8MHz晶振精度好很多，高低温下的稳定性也更好。特别是在应用USART,CAN等外设对通讯频率有要求的场合，正式的产品开发必须得使用外部晶振。C12,C13两个负载电容需要跟晶振的负载电容匹配，一般选22pF左右就可以。

 

①电容大小选择:

先查数据手册，明确晶振的负载电容(20pF 18pF 16pF)，如下

 根据CL计算外部电容

 

2) 低频晶振电路

这个是单片机外部的低频晶振电路，一般选32.768K晶振，低频晶振 32.768KHz 可以通过软件配置给单片机的RTC外设(实时时钟)提供时钟源，使用外部32.768KHz 低频晶振比使用单片机内部的40K晶振精度好很多。但是STM32单片机的外部的低频晶振不容易起振，外部的两颗电容匹配就比较关键。

 

6.调试下载电路

1)调试电路（SWD接线方式）

程序下载调试都需要通过板子上P5这个口子进行(如下图)，采用SWD接线方式(4线)，SWD（Serial Wire Debug）是一种基于JTAG协议的两线调试接口，由ARM公司提出，用于替代JTAG接口，提高调试效率和降低成本。SWD接口需要两根信号线，分别是：

SWCLK（Serial Wire Clock）：串行时钟线，提供同步时钟信号；连接调试器（如ST-Link）的SWCLK引脚 ↔ MCU的SWCLK引脚。

SWDIO（Serial Wire Data Input/Output）：串行数据输入输出线，用于双向数据传输；连接调试器的SWDIO引脚 ↔ MCU的SWDIO引脚。

STLINK/JLINK调试器跟板子通过SWD口连接后，就能实现程序下载，单步调试，全速调试，查看或修改单片机内部的变量，内存等

 

 

2)BOOT选择电路

单片机上电或复位后，启动方式有三种

①内部 FLASH 启动方式；②内部 SRAM 启动方式 (用的较少)；③系统存储器启动方式。

单片机通过设置BOOT0,BOOT1引脚的电平高低，这种硬件设置方式来进行设置，我们一般开发产品都是把BOOT0引脚通过10K电阻下拉到地(如下图中P1这个双排插针用短路帽把3，5脚短路)，BOOT1引脚可以任意状态(下图通过下拉电阻设为低电平)，这样就配置成内部FLASH启动方式。用STLINK下载调试的时候，芯片正常运行的时候都是采用内部FLASH启动方式。

如何理解内部FLASH启动方式:内部 Flash 启动 = 设置BOOT引脚(BOOT0接低电平,BOOT1随便接)选对启动源 + 程序的启动钥匙下载并存在Flash指定地址 + CPU按顺序取地址、执行程序。

 

7.外围接口电路

如下图外围接口通过两个单排插针把单片机的引脚，电源，地等引出来，方便通过杜邦线连接各种传感器，模块等

 

主芯片是板子最主要的器件，LQFP-48封装，需要把电源脚，地脚，信号脚连接到板子对应地方。

单片机每个引脚定义如下图：

 

二、PCB板的绘制

 

先设置规则:

1.布局规则:

1)分区布局：按功能划分区域，如电源区、MCU 核心区、接口区（SWD、串口、按键等）、外设区（传感器、晶振），缩短高频/敏感信号路径。

2)核心优先：先固定 MCU 芯片和晶振的位置，晶振需紧贴 MCU 的 XTAL 引脚，距离控制在 5mm 以内，减少时钟信号的辐射干扰。

3)去耦电容就近放：每个电源引脚（VDD/VCORE）旁必须放置 0.1μF 陶瓷电容，距离引脚 2mm 以内，直接连接到芯片焊盘和 GND 焊盘，滤除电源高频噪声；板级电源入口处可加 10μF~100μF 钽电容/电解电容，稳定低频电压。

4)接口朝外：SWD、串口、电源接口等需放在 PCB 边缘，方便外接调试器和设备。

2.布线规则

1)信号布线规则
 ①时钟信号（晶振、SWCLK）

-走线要短、直、细，长度控制在 10mm 以内，避免分支和过孔。

-周围包 GND 铺铜隔离或者铺上禁止区域，禁止其他信号（尤其是高速数字信号）平行走线。

-晶振外壳需接地，降低辐射。

②SWD 信号（SWDIO、SWCLK）

- 两根线等长布线，长度差≤5mm，避免时序偏差。

- 走线贴近 GND 铺铜，远离时钟、电源等强干扰信号。

- 可在引脚处串联 22Ω~100Ω 限流电阻，增强抗干扰性。

③BOOT/复位引脚

- 上下拉电阻就近接引脚，走线短，避免悬空导致电平波动。

- 复位电路（电阻+电容）紧靠复位引脚，减少干扰。

④普通 GPIO

- 未用引脚若配置内置上下拉，无需额外布线；外接电阻的引脚，电阻就近放置。

- 数字 GPIO 与模拟 GPIO 分开布线，避免交叉干扰。

 2)电源和地线处理

①电源走线：VDD 走线宽度要足够（≥0.3mm，大电流场景≥0.5mm），避免线阻过大导致压降；多层板优先用电源层，单层/双层板打过孔较宽铺铜。

②地线处理:

在所有接GND的元器件附近打过孔

- 优先铺 GND 铺铜，增强抗干扰能力，铺铜需与 MCU 地引脚、电容地端可靠连接。

- 数字地与模拟地（若有 ADC/DAC）需单点连接（如通过 0Ω 电阻或磁珠），避免数字噪声串入模拟电路。