PCB封装制作（2）
根据PCB封装制作（1）中的初步介绍，基本了解了封装的制作知识，现在以实际的例子进行封装的制作展示，器件规格书来自网络，具体的命名方式和参数要求不做明确要求，大家在实际的封装制作过程中可以根据本文的建议进行设置，也可以根据实际情况进行调整。
SOT-23 代表小型外形晶体管[Small Outline Transistor (小外形晶体管) 23号标准封装mall Outline Transistor (小外形晶体管) 23号标准封装]，是一种主要用于晶体管和其他半导体器件的表面贴装封装。术语“SOT-23”也适用于带有附加数字（如 SOT-23-3、SOT-23-5 或 SOT-23-6）的封装，这种情况下额外的数字具体表示封装上的引脚或端子数量。、
上图为部分SOT-23封装的图示，下图为具体的封装规格书包含具体参数。右侧表格中除对应标记尺寸外，MIN NOM MAX代表了实际制作、选料过程中可能存在的尺寸差异，主包一般以NOM中值进行制作（根据设计要求可进行调整）。
| 特性 | SOT-23 | DFN (Dual Flat No-leads) | QFN (Quad Flat No-leads) |
|---|---|---|---|
| 引脚结构 | 有向外伸出的引脚（有引线） | 无向外伸出的引脚，焊盘在底部 / 侧面 | 无向外伸出的引脚，焊盘在底部 / 侧面 |
| 引脚数量 | 少，常见为 3、5、6 引脚 | 较少，通常为双列引脚 | 较多，四列引脚，可到几十甚至上百 |
| 封装尺寸 | 小，如 SOT-23-5 约 2.9×1.6mm | 小到中等，双列对称 | 小到中等，四侧对称 |
| 典型应用 | 小信号晶体管、二极管、简单模拟 IC | 电源管理、传感器、低引脚数 IC | 微控制器、无线芯片、高引脚数 IC |
| 散热能力 | 一般，主要通过引脚散热 | 较好，底部大焊盘直接导热 | 很好，底部大焊盘直接导热 |
| 代表型号 | SOT-23-3、SOT-23-5 | DFN-8、DFN-10 | QFN-32、QFN-48 |
新建封装工程：根据封装类型进行命名和存放路径设置
完成路径设置，方便后续的调用
进行初始页面设置：选择合适的格点、设置图纸大小和中心点（原点）位置等
根据规格书进行封装焊盘尺寸的计算和制作，并计算相关参数进行准备（下图为主包常用的布局）
完成参数的计算后即可进行封装的制作下图为图示规格书对照的封装效果，接下来为步骤拆解：
放置焊盘 ：Layout --> PIN
调整字号：Setup --> Design Parameter Editor --> Text
色盘：Display --> Color/Visibility..--> Color dialog
简要介绍封装部分层（详细内容可参考PCB封装制作（1））：
| 层（Class：Subclass） | 作用与说明 |
|---|---|
| PACKAGE GEOMETRY : PLACE_BOUND_TOP / _BOTTOM | 元器件占地区域。定义元件本体在板上的实际物理占据空间（包括安全余量）。布局时，其他元件的Place_Bound区域不可侵入，否则会引发DRC错误。必须在此层添加元件高度（Package Height）属性，这是进行3D碰撞检查的基础。 |
| PACKAGE GEOMETRY : SILKSCREEN_TOP / _BOTTOM | 丝印层。绘制元件的实体轮廓、第一脚标识、极性标识等。这是最终会印刷在PCB板上的白色线条和标记，用于手工焊接和维修时识别元件方向和位置。 |
| PACKAGE GEOMETRY : ASSEMBLY_TOP / _BOTTOM | 装配层。通常绘制元件本体的精确外形（有时是填充色块）。主要用于贴片机等自动化生产设备进行视觉定位，也用于生成装配图。 |
| REF DES : SILKSCREEN_TOP / _BOTTOM | 丝印位号。在丝印层上添加元件的位号（如 U1、R2），该文本会实际印制在PCB上。 |
| REF DES : ASSEMBLY_TOP / _BOTTOM | 装配位号。在装配层上添加元件的位号，用于装配图和文档，通常不直接印在PCB上。 |
| BOARD GEOMETRY : DIMENSION | 尺寸标注层。放置封装的尺寸标注，用于检查和存档。虽然不是生成PCB所必需，但却是合格封装的重要组成部分，方便日后查阅和验证-1-4。 |
| 引脚编号 | 在每个调用的焊盘上，都需要正确分配引脚号（Pin Number），确保与原理图符号一一对应。 |
放置图形（PACKAGE GEOMETRY : PLACE_BOUND_TOP）
设置封装高度（防止在后续的PCB设计过程中出现高度干涉）
最后将封装保存到自己的Package路径即可完成封装制作的全部流程。可以根据上述流程选择器件规格书进行复现，根据实际情况和设计要求合理的增删封装层（放置在合适的Class&Subclass）
智能硬件社区聚焦AI智能硬件技术生态，汇聚嵌入式AI、物联网硬件开发者，打造交流分享平台，同步全国赛事资讯、开展 OPC 核心人才招募，助力技术落地与开发者成长。
更多推荐
17
0- 0
已为社区贡献1条内容
所有评论(0)