从TTL到CMOS：VCC和VDD的历史渊源与PCB设计中的实战要点

在硬件工程师的日常工作中，电源符号的选择常常被视为一种惯例而非技术决策。然而，当你在Altium Designer中为一个高速ADC设计电源网络时，是否曾思考过为什么模拟部分习惯使用VCC而数字部分偏好VDD？这种看似简单的命名差异，实则承载着半导体工艺演进的历史智慧，更直接影响着现代PCB设计的噪声控制和信号完整性。

1. 电源符号的半导体基因解码

1.1 双极型晶体管时代的遗产：VCC与VEE的起源

1950年代，当贝尔实验室的肖克利团队发明双极型晶体管时，他们可能没想到其命名习惯会延续半个多世纪。VCC中的第二个"C"确实代表Collector（集电极），但这个符号的深层含义是集电极对地的电源电压。在早期的TTL逻辑电路中：

• NPN型晶体管电路：VCC为正电压（典型+5V），VEE为负电压（如-5V）
• PNP型晶体管电路：极性相反，VCC接负压而VEE接正压
• 关键设计准则：VCC-VEE电压差需满足晶体管饱和导通条件

提示：在修复老式仪器时，务必先确认器件类型。一台1970年代的HP频率计使用PNP型晶体管，其VCC标称-12V可能让现代工程师困惑。

1.2 MOS革命的命名革新：VDD与VSS的崛起

随着MOSFET技术在1970年代的普及，新的命名体系VDD/VSS逐渐形成。这个变化反映了器件物理结构的本质差异：

符号	含义	典型连接点	现代CMOS中的演变
VDD	Drain（漏极）电压	PMOS源极/NMOS漏极	整个数字电路的电源轨
VSS	Source（源极）电压	NMOS源极/衬底连接	数字地
VBB	Bulk（体）电压	独立衬底偏置（现代少用）	在FD-SOI工艺中重新重要化

在CMOS工艺中，一个有趣的现象是：虽然VDD本应连接MOS管的漏极，但实际上PMOS的源极才接VDD。这是因为在标准CMOS反相器中，PMOS源极始终接最高电位，这个历史命名与物理连接的"错位"成为了行业惯例。

2. 混合信号PCB设计中的电源符号实战

2.1 原理图符号的语义化设计

在KiCad 7.0中创建混合信号电路时，电源网络的命名应该成为设计意图的注释。推荐的分层策略：

1. 模拟供电网络

   • AVCC：模拟电路正电源（如运放供电）
   • AVEE：模拟负电源（如有）
   • AGND：模拟地，用▓▓▓填充符号区分

2. 数字供电网络

   • VDD：数字核心电压（如MCU的1.2V内核）
   • VDDIO：接口电压（如3.3V GPIO）
   • DGND：数字地，用▒▒▒图案区分

3. 特殊电源

   • PVDD：功率器件供电（如电机驱动）
   • VBAT：电池备份电源

; KiCad电源符号定义示例
$PWR
DEF AVCC #PWR 0 40 Y Y 1 F N
"DRAW"
P 0 0 0 -100 0 1 0 f
X AVCC 0 100 150 U 50 50 1 1 P
ENDDRAW
ENDDEF

2.2 PCB布局中的电源平面分割艺术

在四层板设计中处理数模混合系统时，电源平面的分割需要兼顾历史惯例和现代EMC要求：

典型堆叠方案

层序	用途	处理要点
L1	信号层（主要模拟）	在ADC下方做局部地平面
L2	完整地平面	避免分割，提供低阻抗返回路径
L3	分割电源层	用20H规则处理边缘效应
L4	信号层（主要数字）	保持与L3层相邻以控制阻抗

关键操作步骤：

1. 在Altium中使用"Polygon Pour"创建电源区域
2. 设置0.5mm的隔离带防止不同电源域短路
3. 对AVCC和VDD的交界处放置10nF+1μF的跨接电容
4. 用0Ω电阻或磁珠实现单点连接（星型拓扑）

注意：CMOS芯片的VDD去耦电容应尽量靠近引脚放置，理想情况下电容过孔直接打在焊盘正下方。

3. 电源完整性的深度优化技巧

3.1 PDN阻抗的频域分析方法

现代高速数字电路要求电源分配网络(PDN)在目标频段保持低阻抗。使用Sigrity PowerSI进行阻抗分析时：

1. 提取PCB的S参数模型
2. 设置VRM到芯片焊盘的端口
3. 在1MHz-1GHz范围内扫描阻抗
4. 识别谐振点并优化去耦策略

典型去耦电容组合方案

电容值	数量	谐振频率	作用范围
100μF	2	1MHz	低频能量储备
10μF	4	5MHz	稳压器动态响应
1μF	8	15MHz	芯片级滤波
100nF	16	50MHz	中频去耦
10nF	32	200MHz	高频噪声抑制

3.2 接地反弹的预防措施

当CMOS器件同时切换多个输出时，地弹(ground bounce)可能引发逻辑错误。解决方案包括：

• 使用多个VSS引脚分散返回电流
• 在BGA封装下方布置密集地过孔阵列
• 选择上升时间较缓的驱动强度设置
• 对关键信号采用差分传输（如LVDS）

# 地弹电压估算公式
def ground_bounce(L, di, dt, n):
    """
    L: 封装电感(nH)
    di: 电流变化量(mA)
    dt: 上升时间(ns)
    n: 同时切换的IO数量
    """
    return (L * 1e-9) * (di * 1e-3 * n) / (dt * 1e-9)

4. 现代设计中的符号演进与创新

4.1 先进工艺节点的命名挑战

在7nm FinFET工艺中，传统的VDD/VSS命名面临新挑战：

• 多电压域设计需要更精确的命名（如VDD_CORE, VDD_SRAM）
• 动态电压调节技术引入VDD_0P8_LP等描述性名称
• 三维堆叠封装要求标注die层别（VDD_DIE1）

Intel和ARM的命名规范对比

电压域	Intel示例	ARM示例
计算核心	VCC_IA	VDD_CORTEX
图形单元	VCC_GT	VDD_MALI
内存接口	VCCIO	VDD_DDRPHY
模拟模块	VCCSA	VDD_ANA

4.2 开源EDA工具的自定义实践

在KiCad中创建符合团队规范的电源符号库时，建议采用分层命名法：

PWR_<电压值>_<类型>_<版本>
示例：
PWR_3V3_DIG_V1   # 3.3V数字电源
PWR_1V8_ANA_V2   # 1.8V模拟电源
PWR_5V0_PWR_V1   # 5V功率电源

配套的Design Rule Check（DRC）规则应包含：

• 禁止不同电源网络的直接连接
• 检查未命名的电源网络
• 验证去耦电容的放置密度
• 监控电源铜皮的载流能力

在完成一个高速数据采集板的设计后，我习惯用热成像仪检查各电源网络的温升分布。某次发现VDD_DSP局部过热，追溯发现是过孔数量不足导致电流密度过高——这个教训让我在后续设计中都会专门运行电源网络的DC压降分析。