Vivado 和 Vitis 是 AMD（原 Xilinx）推出的两款核心开发工具，分别针对 硬件设计 和 软件/系统级开发。两者既有明确分工，又在现代设计流程中深度融合。

---

1. 核心定位差异

维度	Vivado	Vitis
全称	Vivado Design Suite	Vitis Unified Software Platform
定位	硬件开发平台	软件开发平台
主要用途	FPGA 硬件设计、IP 集成、逻辑综合、布局布线、比特流生成	嵌入式软件开发、应用加速、AI 推理、系统级编程
目标用户	FPGA 硬件工程师、逻辑设计工程师	嵌入式软件工程师、算法工程师、AI 开发者、系统架构师
设计抽象层次	RTL（寄存器传输级）、IP 核、硬件架构	C/C++、OpenCL、Python、Rust 等高级语言
输出产物	比特流文件（.bit）、硬件描述文件（.xsa）	可执行文件（.elf）、应用固件、加速器二进制文件

---

2. 功能与工作流程对比

2.1 Vivado 的主要功能

Vivado 是传统的 FPGA 硬件设计工具，主要涵盖以下环节：

1. IP 集成（IP Integrator）

   • 图形化方式搭建硬件系统

   • 集成处理器核（MicroBlaze、Zynq ARM）、外设 IP、自定义 IP

   • 生成 Block Design，输出硬件描述文件（.xsa）

2. RTL 开发与综合

   • 支持 VHDL、Verilog、SystemVerilog

   • 高层次综合（HLS）可选，但核心仍是 RTL 流程

   • 逻辑综合、优化、技术映射

3. 布局布线（Implementation）

   • 将逻辑网表映射到 FPGA 物理资源

   • 时序分析、功耗优化、约束管理

4. 比特流生成与调试

   • 生成用于配置 FPGA 的比特流文件

   • 集成逻辑分析仪（ILA）、虚拟 I/O（VIO）等调试工具

2.2 Vitis 的主要功能

Vitis 是统一软件平台，将传统 SDK 和加速开发整合为一体：

1. 嵌入式软件开发

   • 替代旧的 SDK（Software Development Kit）

   • 支持 Zynq、MicroBlaze、Versal 等处理器的裸机或 Linux 应用开发

   • 提供编译器、调试器、性能分析器

2. 应用加速开发

   • 支持 Vitis Accelerated Flow：用 C/C++/OpenCL 编写加速核

   • 将软件函数编译为 FPGA 硬件加速单元

   • 适用于数据中心、AI 推理、高性能计算

3. AI 引擎开发（针对 Versal）

   • 支持 AI 引擎阵列的编程与仿真

   • 集成 AI 引擎编译器和调试工具

4. 平台与域管理

   • 支持多平台（Linux、FreeRTOS、裸机）

   • 提供 Vitis 统一 IDE，整合硬件平台（XSA）与软件工程

---

3. 两者关系与协同工作

Vivado 与 Vitis 在现代 FPGA/ACAP 开发中是 互补关系，而非替代关系：

阶段	使用的工具	产出
硬件设计	Vivado	生成硬件平台描述文件（.xsa），包含处理器配置、外设、时钟、内存映射等
软件/应用开发	Vitis	导入 .xsa 文件，基于该硬件平台编写嵌入式软件或加速应用
系统集成	Vitis + Vivado	软硬件协同调试、性能分析、最终部署

典型流程：

1. 硬件工程师在 Vivado 中搭建硬件系统（含 ARM 处理器、DDR、外设 IP）

2. 导出 .xsa 文件（Xilinx Shell Archive）

3. 软件工程师在 Vitis 中导入 .xsa，编写 C/C++ 应用程序

4. 编译、调试、生成最终可执行文件

5. 通过 Vivado 或 Vitis 将比特流和应用一起烧录到 FPGA

---

4. 技术细节对比

技术点	Vivado	Vitis
支持的设备	所有 Xilinx FPGA、Zynq、Versal	同上，但对 Versal AI 引擎支持更深入
编程语言	VHDL、Verilog、SystemVerilog、Tcl	C、C++、OpenCL、Python、Rust（实验性）
IDE 风格	基于 Eclipse 框架的专用硬件设计界面	基于 Eclipse 的统一软件 IDE（Vitis IDE）
命令行支持	强大的 Tcl 脚本支持	支持命令行构建、Makefile 流程
调试能力	硬件调试（ILA、VIO、JTAG）	软件调试（GDB）、性能分析、系统跟踪
版本	独立版本号（如 2024.2）	与 Vivado 版本同步（如 2024.2）
安装包	独立安装（可单独使用）	通常与 Vivado 捆绑安装，也可独立安装开发组件

---

5. 适用场景与选择建议

场景	推荐工具	原因
纯 RTL 逻辑设计（无处理器）	Vivado	核心硬件设计功能，无需软件工具链
Zynq/Versal 嵌入式开发	Vivado + Vitis	Vivado 配置硬件，Vitis 开发 ARM 端软件
数据中心加速卡开发	Vitis（主导）+ Vivado（辅助）	Vitis 提供统一开发框架，支持 OpenCL/C++ 加速
AI 引擎编程（Versal）	Vitis（核心）	AI 引擎编译器集成在 Vitis 中
IP 封装与管理	Vivado	IP 打包器、IP 目录管理是 Vivado 特有功能
硬件调试与验证	Vivado	硬件调试工具（ILA、VIO）集成在 Vivado 中

---

6. Mermaid 总结框图

---

7. 常见误区澄清

1. “Vitis 是 Vivado 的替代品” ❌
   实际上两者是互补关系。Vitis 侧重软件开发，Vivado 侧重硬件设计，缺一不可（尤其对于异构平台）。

2. “只用 Vitis 就能完成所有开发” ❌
   如果涉及硬件系统配置（如添加新的 IP、修改引脚约束、调整时钟），仍需回到 Vivado。

3. “Vivado 不擅长软件，Vitis 不擅长硬件” ✅
   这是准确的理解。Vivado 虽然包含 HLS（高层次综合），但核心仍是硬件流程；Vitis 虽然能调用硬件加速，但硬件平台的构建仍需 Vivado。

4. “两者版本必须严格匹配” ✅
   Vivado 和 Vitis 的版本号必须一致（如都是 2024.2），否则导入 .xsa 文件时可能出现兼容性问题。

---

结语

Vivado 与 Vitis 共同构成了 AMD Xilinx 从硬件到软件的全栈开发工具链。Vivado 负责“造平台”，将 FPGA 资源组织成可编程的硬件系统；Vitis 负责“用平台”，让软件工程师和算法工程师能够高效开发应用。

理解两者的分工与协同，是高效进行 FPGA、Zynq、Versal 开发的关键。在实际项目中，硬件工程师和软件工程师通常会分别以 Vivado 和 Vitis 为主工具，通过 .xsa 文件作为接口进行协作。