窥探MCU的总线系统

qq_40299575

388人浏览 · 2026-09-30 18:00:00

qq_40299575 · 2026-09-30 18:00:00 发布

总线理解

以STM32L431的总线矩阵为例：

从上图可以看出，总共有5条主控总线，和7条被控总线。

5条主控总线包括内核的指令总线（I-bus）、内核的数据总线（D-bus）和内核的系统总线（S-bus），DMA1和DMA2。
7条被控总线包括内部flash的指令总线、内部flash的数据总线、内部SRAM1，内部SRAM2、AHB1外设、AHB2外设和外部控制器总线。

深入理解总线概念，我们用SRAM1作为示例从两方面来认识“总线”。

在抽象层面（架构/逻辑层面），它一套沟通协议，是一套拓扑结构，表示了总线之间的关系，比如5条主控总线都能通过SRAM1被控总线访问SRAM1，
在物理层面，它是一条实实在在的金属导线，内核三条总线的金属导线、DMA1和DMA2的金属导线都要经过仲裁器，然后到SRAM1，这样形成了真正形成了物理层面的导通。

AHB，APB

AHB和APB是协议层的概念，一套芯片内部总线标准；而I-bus，D-bus和S-bus等等都是硬件层面的概念，是基于协议层的物理实现。

AI硬件创业社区

智能硬件社区聚焦AI智能硬件技术生态，汇聚嵌入式AI、物联网硬件开发者，打造交流分享平台，同步全国赛事资讯、开展 OPC 核心人才招募，助力技术落地与开发者成长。

更多推荐

STM32F4xx 中断管理机制（IRQ、NVIC、MSI）

片内外设：TIM 定时器、USART 串口、SPI、ADC、DMA 等；外部引脚：GPIO 引脚电平变化，对应 EXTI 外部中断。每一个支持中断的硬件单元，都引出一根专属IRQ Line（中断请求信号线），这条线路硬件直连内核 NVIC 的输入通道。中断两道闸门：外设本地中断开关（控制 IRQ 输出）+ NVIC 通道开关（控制 IRQ 上报 CPU）；IRQ（Interrupt Request

AI硬件创业社区

第十章、LangChain-人机参与(Human-in-the-loop)

人机在环（HITL）中间件为LangChain代理提供人工监督能力，通过配置interrupt_on策略，在执行高风险操作（如写文件、执行SQL）时暂停并等待人工决策。支持approve、edit、reject、respond四种响应，可结合条件谓词实现精准拦截。需配合持久化检查点（如InMemorySaver或AsyncPostgresSaver）与线程配置，确保状态安全恢复。支持批处理（默认）