PCB 阻抗设计中常见的 50Ω、90Ω 和 100Ω 并非随机选择，而是由信号传输理论、行业标准、制造工艺兼容性等多重因素共同决定的。以下从技术原理、应用场景和历史背景展开详细解析：

一、阻抗匹配的核心目的：减少信号反射

在高速电路中，信号以电磁波形式在传输线中传播。若传输线阻抗（特性阻抗 Z₀）与负载阻抗不匹配，会导致信号反射，引发振铃、失真等问题。因此，阻抗匹配的本质是确保信号能量高效传输，避免反射损耗。
例如：当 Z₀=50Ω 的传输线连接 50Ω 负载时，反射系数为 0，信号几乎无反射；若负载阻抗为 100Ω，反射系数为 0.33，约 11% 的能量会被反射。

二、50Ω 阻抗：射频与高速数字电路的 “黄金标准”

1. 历史起源：同轴电缆与微波工程

• 早期雷达和微波系统中，工程师需平衡功率容量和最小衰减：
  • 理论计算表明，同轴电缆特性阻抗为 30Ω 时衰减最小，77Ω 时功率容量最大。
  • 50Ω 是两者的折中方案（√(30×77)≈48Ω，取整为 50Ω），最早由美军标 MIL-STD-348 确立，后被广泛用于 RG-58 等同轴电缆。
• 应用场景：
  • 射频电路（天线、RF 连接器，如 SMA 接口）；
  • 高速数字信号（如 PCIe 5.0 单端信号、HDMI 单端时钟）。

2. PCB 设计兼容性

• 50Ω 对应常见 PCB 参数（如 FR-4 介质 εᵣ=4.4，铜箔厚度 1oz）：
  • 微带线：线宽约 5mil，介质厚度 4mil；
  • 带状线：线宽约 8mil，层间介质厚度 5mil。
• 这类参数在 PCB 制造中工艺成熟，成本低。

三、100Ω 阻抗：差分信号的主流选择

1. 差分传输的特性：抑制干扰与翻倍阻抗

• 差分信号由两条平行走线传输（A 和 A⁻），接收端读取两者的电压差。由于干扰对两条线的影响相同，差分结构可有效抑制共模噪声。
• 单端阻抗 Z₀=50Ω 时，差分阻抗 Z_diff=2×Z₀=100Ω（理想情况下，两线耦合可忽略）。

2. 行业标准推动

• 典型应用：
  • USB 2.0/3.0（差分对阻抗 100Ω）；
  • LVDS（低压差分信号，如显示屏接口）；
  • Ethernet（10/100/1000BASE-T，差分对 100Ω）。
• 标准组织（如 USB-IF、IEEE）将 100Ω 定为差分阻抗规范，确保不同厂商设备的兼容性。

四、90Ω 阻抗：特定差分总线的折中选择

1. 应用场景：PCI Express 与高速总线

• PCIe 2.0/3.0 差分对阻抗定义为 90Ω，主要原因是：
  • 耦合效应：PCB 中差分线间距较近时，线间耦合会降低差分阻抗（理想 100Ω→实际 90Ω）。
  • 工艺妥协：若严格设计 100Ω 差分对，可能需要更窄的线宽或更薄的介质层，增加制造难度。
• 其他场景：部分高速背板总线（如 RapidIO）也采用 90Ω 差分阻抗。

2. 与 100Ω 的区别

• 90Ω 并非 “非标准”，而是根据具体传输线参数（如耦合度、介质损耗）调整的结果，本质仍是为了匹配负载（如芯片接口的输入阻抗）。

五、其他常见阻抗值的补充说明

• 75Ω：视频传输（如 HDMI 单端信号、同轴电缆 RG-6），因早期电视信号传输标准（如 SMPTE）而定。
• 120Ω：某些以太网电缆（如 CAT5e 双绞线），因线缆特性阻抗与 PCB 差分对阻抗需匹配。

六、PCB 阻抗设计的关键逻辑

1. 遵循行业标准：根据接口类型（如 USB、PCIe）查询对应规范，确定目标阻抗。
2. 考虑传输线类型：
   • 微带线（表层走线）与带状线（内层走线）的阻抗计算公式不同，需通过 SI9000 等工具仿真。
3. 制造可行性：线宽、间距、介质厚度需在 PCB 工厂的工艺能力范围内（如最小线宽 4mil，公差 ±10%）。

总结

50Ω、90Ω、100Ω 的选择是理论计算、历史标准、工程实践共同作用的结果

• 50Ω 源于射频领域的功率 - 衰减平衡，成为单端信号的基准；
• 100Ω 是差分信号的理想值，被主流数字接口采纳；
• 90Ω 则是高速差分总线在耦合效应下的折中方案。
  理解这些数值的本质，有助于在 PCB 设计中合理规划走线参数，确保信号完整性。