硬件设计-51核心板电路硬件设计原理详解，IDO、DUCK开关性稳压电源电路分析设计

也就这样吧呜

1849人浏览 · 2025-07-18 13:14:56

也就这样吧呜 · 2025-07-18 13:14:56 发布

5开关性稳压电源电路-IDO与DUCK联合稳压电路

(51单片机的常见封装：PID，LQFP(本文采用))

原理图如上。

1.51单片机最小系统电路设计

51最小系统要有51单片机芯片、复位电路、晶振电路。电源电路(加去耦电容)。

1> RST上电复位电路设计

(两种设计，正常都要加按键)

对上图2分析：当按下开关接通5V电源后，对复位电路进行供电，此时电容两端电压差为0V，所以由于“电容两端电压不能突变原则”，中间连接点RST电位起始为5V，随着电容充电，两端电压差从0V逐渐到5V，同时中间点RST的电位也从5V下降到0V。在51数据手册中我们知道，当引脚电平大于2.8V时为高电平1，小于0.8V时为低电平0。如下图所示。

(对于多少电压时为高电平还是不要深究，就记住3.3V为高电平1，0为低电平0.)

全是干货！！51单片机最小系统详解 - 知乎

入坑单片机 -- [04]C51单片机最小系统_哔哩哔哩_bilibili

从而实现了开始供电时，将RST置于高电平，触发系统复位,过一段时间后又回到低电平，电路开始正常运行。

这个高电平时间是由RC值决定的，典型的51单片机当RST脚的高电平持续两个机器周期以上就将复位。

举例，电容的的大小是10uF，电阻的大小是10k，51单片机中小于1.5V的电压信号为低电平信号，而大于1.5V的电压信号为高电平信号。

所以根据公式，可以算出电容充电到电源电压的0.7倍(单片机的电源是5V，所以充电到0.7倍即为3.5V)，需要的时间是10K*10UF=0.1S。也就是说在电脑启动的0.1S内，电容两端的电压时在0~3.5V增加。这个时候10K电阻两端的电压为从5~1.5V减少(串联电路各处电压之和为总电压)。所以在0.1S内，RST引脚所接收到的电压是5V~1.5V。所以在开机0.1S内，单片机系统自动复位(RST引脚接收到的高电平信号时间为0.1S左右)。

对开始时的图1分析：图1比图2多在电容上并联一个手动开关，道理是一样的，不过我们可以手动控制系统复位，当开关按下时，5V直接接到RST引脚，RST高电平触发复位；松开开关时，RST中间点电位又与电容下端相连，为0V，RST低电平，电路程序操作运行。

常见晶振电路电容取值：

负载电容无法满足的话一般会使晶体频率产生偏差，严重的话晶体无法起振。负载电容的值由如下公式计算：CL=C1*C2/(C1+C2)+CS，CL为晶振的负载电容值，一般通过查询晶振的数据手册获得。CS为电路板的寄生电容，一般取3-5pf。取C1=C2，公式可简化成：CL=C1/2+CS。一般情况下，增大负载电容值，会使震荡频率下降；减小负载电容值，会使振荡频率上升。

[

为什么要有RST上电复位电路？

单片机每次重新开始执行程序，必须从头开始执行，因为系统上常常有其他外设，这些外设，在使用前，要对他进行初始化操作，如果重新开始时，从中间开始，那么这些外设将无法工作。而图1中的开关是很有必要的，我们调试时，经常想对同一程序多次运行，如果没有按键复位，那么只能通过断电，~~太烦了~~(专业点说，使MCU回到初始状态，从PC指针的0地址开始执行程序.）

]

可以参考这里： STM32 复位电路设计

2>电源电路设计

51单片机的供电电压范围为3.8V-5V。

关于51的电源设计，网上大多是是这样,直接将VCC引脚与5V电源相连，中间加一个自锁开关(按下去，松手后按钮是不会完全跳起来的，处于锁定状态，此时用手再按一次，机械结构解锁按钮就会自动跳起来.)再加一个LED检测电路，当5V正常供电时，灯泡正常亮起。

这样在51这样简单电路里应该是可以的，但我们也应该按照规范，给电源引脚VCC加上一个0.1UF/100nF的陶瓷电容。

去耦电容（1）- 为什么要去耦？（转载） - 知乎

【硬件篇之电源纹波噪声测试】 - 良知犹存 - 博客园

一文讲透硬件开发中去耦（滤波）电容（应用向）_电源去耦电容-CSDN博客

原因1：负载工作起来会导致其电源出现额外的波动

在单片机每个引脚、负载都由VCC引脚供电，每个引脚都要正常工作，说白了，要电压、电流稳定充，你一个引脚接了一个外设要5V供电，那么电压就不能低于5V，都希望是像下图。

但实际上每个引脚工作起来时，都要动态吸收电流。也就是在5V的DC电源上叠加了各种高频率的噪声，这些噪声是由于器件对供电电流的需求导致的电压波动，可以看成是在5V电源上“耦和”了由于器件工作带来的AC噪声。这样耦和了AC的DC供电电压不仅会影响本负载区域内的电路的工作，也会影响到其它连接在同一个VCC上的其它负载的工作，有可能导致那些负载的电路工作出现问题。

原因2：5V直流电源本身为DC电源，就有纹波干扰

在我们正常设计电路时，要考虑到电源去耦，以及信号去耦才行；

电源去耦的主要目标是：
减少电源噪声：电源噪声可能由各种来源产生，比如电源线的电磁干扰、其他电路组件的开关噪声等。去耦电容能够滤除这些噪声，平滑电源电压。
提供瞬态电流：当电路中某些部分需要突发电流时（例如数字电路中的高速开关），去耦电容能够在电源电压出现瞬间下降时提供电流，保持电压稳定。

信号去耦的主要作用：

隔离干扰：避免信号源和负载之间的干扰或噪声影响到信号的质量。尤其在模拟电路中，这种去耦措施有助于提高信号的清晰度和准确性。
提升信号完整性：在高速数字信号中，去耦技术可以防止信号之间的串扰，提高信号传输的稳定性和可靠性。

去耦电容可以0.1UF小电容与10UF大电容并联，用于优势处理低频和高频噪声的场合，具体看上述参考文章。

去耦电容是电路中装设在元件的电源端的电容，通过提供稳定的电源和降低噪声干扰，确保电路的正常运行。

3>晶振电路设计

(官方数据手册给的电容、晶振数值设计.关于晶振电路其实不需要多深究什么，他就是这么设计的，两边的电容是谐振电容，是为了消除晶振的起振电感，为单片机提供稳定的脉冲)

详细设计有源/无源晶振电路：

单片机晶振电路的原理和作用图解 - 电子发烧友网

电路基础知识——常见晶振电路-CSDN博客

晶振电路通过定时脉冲，为单片机提供时钟周期，是单片机的心脏吗?

(单片机是一个集成芯片，它是由非常复杂的数字电路和其他电路集成的。而数字电路包括时序逻辑电路，可以说，没有时序，就没有数字电路，也就没有单片机。所以，单片机离不开时钟。

其二，单片机中的众多寄存器，存储器等是由D触发器构成，而操作D触发器就需要时钟沿，自然也就离不开时钟。

其三，单片机执行程序需要一个程序计数器，而程序计数器是与时钟脉冲直接挂钩的，每来一个时钟脉冲，程序计数器就加1。就像上面提到的那样，51单片机每12个时钟周期就执行一条程序，没有时钟，单片机就没法执行程序。)

基本概念：

时钟周期：是计算机中最基本的、最小的时间单位。在一个时钟周期内，CPU仅完成一个最基本的动作。计算：

晶振频率为 $f=12MHZ$ ，时钟周期 $T=1/f=83.3ns$ 。

机器周期：CPU完成一个基本操作，如取指令、读写数据所需的时间。一个机器周期一般等于12个时钟周期。12个时钟周期可分成6个状态S1~S6，每个状态又由两拍表示P1,P2。如可用S2P1，来表示一个机器周期里的第三个时钟周期。

指令周期：指完成一条指令所需的时间。一个指令周期由若干个机器周期组成。简单的单字节指令的指令周期可能只需要一个机器周期的时间；一些复杂的多字节指令的指令周期可能只需要几个机器周期的时间。

2.按键检测电路

一个按键如果是用来检测引脚状态的之类的和引脚有关，就一定要考虑按键消抖：

(注意点：1.抖动时间是由按键的机械特性及个人操作时间决定的；2.如果是电源开关就不用考虑了，如本设计有很多电源部分加了开关，开关抖动不影响这些，反正最后都是导通；3.引脚处按键之所以要消抖，是因为单片机如果在触点抖动期间检测按键的通断状态，则可能导致判断出错，即按键一次按下或释放被错误地认为是多次操作，从而引起误处理。因此，为了确保单片机对一次按键动作只作—次响应，就必须考虑如何消除按键抖动。)

1>软件消抖，使用Delay_ms函数将程序延时50ms左右，基本按键抖动时间就结束了。

2>硬件消抖，并联一个电容利用电容充放电的延时，消除按键抖动产生的锯齿形波形。(用示波器可以显示出按键按下/松开时引脚电压波动)

常见电容消抖电路：

本设计不需要上拉电阻结构(就是电源接一个电阻)，因为P2口结构中自带上拉电阻，电源会对按键检测电路供电，给电容充电；当没有负载时，P2口都被置为高电平，不会出现引脚电平未知状态。

并联电容消抖过程：

在按键抖动时，由于机械开关的弹性性能，我们在按下开关时，并不能一步到位直接将引脚接地，而是产生了多次抖动，我们一般认为在该抖动过程中，开关做了一次关和开的动作。(这回严重影响引脚对开关状态的读取)

按键电路设计-CSDN博客

硬件消抖——开关并联电容的那点事儿_按键并联电容消抖原理-CSDN博客

3.LED灯电路设计

由于51单片机的特性，低电平驱动能力更强，所以LED怎么接，当P1.1/P1.0被置于0时，电路正常运行，灯亮。

51单片机的IO口驱动能力、灌电流、拉电流、上拉电阻的选择_io口拉电和灌电80ma的8位单片机-CSDN博客

(说简单点，之所以低电平驱动能力强是因为是从外部接高电平，外部电源产生电流流入单片机，此时电流较大，驱动能力OK；而当单片机引脚高电平输出时，是单片机向外供电，产生电流特别小，根本不足以给外设供电，所以驱动不了，这是由于51自己的结构导致的，stm32就没有这种问题)

4.为什么P0端要加上拉电阻电路？

根据数据手册，我们得知当PO口置为I/O口使用时需要加上拉电阻。

所以为什么PO口要加上拉电阻，其他I/O口不需要呢？

从零学51单片机2-什么是上拉电阻？P0口为什么要加上拉电阻？详细_哔哩哔哩_bilibili

51单片机P0口为什么加上拉电阻_51单片机p0口为什么需要上拉电阻-CSDN博客

(可以直接看视频，这个视频非常好！！！)

1>I/O电路解析

当存储器外部拓展时候，我们要采用P0口作为数据和地址功能，实现地址和数据的传送功能，所以结构和其他3个I/O口不同，是一种推挽结构，这也导致了只有P0口要接上拉电阻。

上图为P1口，进行分析：

(T为场效应管，要么导通，要么夹断，导通时，导通电阻非常小，可以忽略；而夹断时，夹断电阻非常大，可以理解为断路)

当控制这个场效应管导通时，相当于P1.n引脚接地，输出低电平；而当控制这个场效应管夹断时，相当于将上拉电阻和负载相连(最后一张图)，一般情况下，上拉电阻阻值远小于负载(这是由单片机的结构决定的，单片机内部电源部分是操作电阻的，场效应管也有阻抗等等这些，我们把他们等效为电阻RC，单片机负载电阻为R0，加上拉电阻后，相当于RC与R并联了，且R比较大,10K左右，并联等效电阻会远小于负载R0，进而R0hui会分到更多电压，根据设计接近VCC，具体如下两张图)，所以P1.n引脚电位约为VCC，输出高电平。

所以，我们就会发现由于51单片机P1,P2,P3口内部的上拉电阻，使我们不需要外接什么东西就能想输出1就写1，像输出0就写0，单片机P1,P2,P3口就很通畅。

上图位P0口，进行分析：

把P0口作为地址/数据口来使用的时候，向外输出数据；由于内部结构的原因，我们写1或0的时候，两个场效应管会交替导通，即一个导通一个截止。(不可能全导通的，地直接接电源了)

当我们想输出0的时候，下面的场效应管就会导通，上面的场效应管会夹断，如上图3所示。

当我们想输出1的时候，下面的场效应管就会夹断，上面的场效应管会导通，VCC接到P0.x引脚上了，如上图4所示。

**而当P0口用作I/O口输出时，我们必须把上面的场效应管夹断(把P0口作为地址/数据口操作禁止)

即P0口变为开漏状态。

这样只剩下面的场效应管了，当输出低电平0的时候，只要写0把下面的场效应管导通就行，但当

输出1的时候，由于上面的场效应管始终截止，无法输出1，这时由于上下场效应管都截止了，

P0口处于高阻态的状态。因此我们需要外接一个上拉电阻，能把电位拉到高可以正常输出高电平1。

上述是说P0口输出，输入也一样，需要上拉电阻。

一般当我们输入高电平1时，要要求下面的场效应管要夹断，否则不是高电平和地连通了嘛；而在特殊的P0口中，我们保证不了下面的场效应管是夹断的，所以要加上拉电阻，先写入高电平1，使得下面的场效应管截止，才能保证能正常输入高电平1。

2>上下拉电阻的原理及作用：

通俗易懂谈上拉电阻与下拉电阻的作用-基础小知识（二）_上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流,下拉电阻是-CSDN博客

一文读懂上拉电阻：工作原理和阻值确定_上拉电阻是怎么实现高电平的-CSDN博客

(上拉电阻的阻值确定，一般都是10K就行了)

上拉电阻拉高引脚电平的原理已经在上文详细分析过了(在对P1口结构分析中)

记住：在存在起始不确定的电平状态的部分，都要确定他的电平状态，上拉/下拉电阻就是一种方法。

上拉电阻输入管脚
在这里插入图片描述
上拉电阻输出管脚

下拉电阻输入管脚

下拉电阻输出管脚

上拉电路的作用：

对于第二点提高驱动能力，我认为对于P0,P1,P2,P3口加一个上拉电阻，就如之前分析的一样，能够与内部的上拉电阻构成并联，阻值减小，电路电流变大，引脚的电位变大，进而驱动能力提高。

(下拉同理)

5.重点：对电源电路的电路分析与设计

【51核心板使用了AMS1117这类ido电路元件，已经够用了；但我们如果想要更好的设计电路，就不能局限于此，本文将设计由AMS1117与LM2596联合稳压电路，也就是DCDC-LDO联合稳压电路，结合IDO与Duck电源电路的优点】

1>Duck降压电路原理

Duck基本电路(开关闭合)如下图所示。

电感：可以将电能转化位磁能储存起来，也能将磁能转化为电能再次释放。（电感在进行存储能和势能转化时，电感的正负极会发生反向。流经电感的电流不能发发生突变，只能逐渐变大或变小。隔交通直）
电容：具备存储释放电流的功能，电容两端的电压高于外部电压时放电，反之充电。电感两端电压不能突变。（电容冲放电时正负极不会发生反向。隔直通交）
二极管：单向导电性，电流只能沿着三角方向流过，反向截止。

当开关闭合时，首先根据电流方向，我们知道二级管截止，相当于断路；电流流经电感，电感开始储能，将电能转化为磁能，此时电感状态为左正右负，且由于电感特性“流经电感的电流不能突变”，所以此电路的电流是逐渐增大的，所以负载电压也是逐渐增大的(U=I*R)，同时电容充电。

当开关断开时，电源不再供电；电感存储的磁能转化为电能释放，电感极性反转，为左负右正；电容为上正下负，也开始释放电流，电流方向如图所示，此时反转电压电流方向不变，且逐渐变小

假设电源为24V，我们想要5V电压，那么开关先导通，负载/输出端电压逐渐增大，当输出电压大于5V时，我们迅速关闭开关；随着电感/电容放电，负载电压逐渐减小；当输出电压小于5V时，再打开开关，则输出端电压增大到5V，如此往复就可使输出电压在5V左右；

开关即为LM2596芯片，工作频率非常快，所以输出的波动非常小，再结合并联电容的滤波作用，即可得到相对精准的5V电压。

(上图看出电压像在爬一个个小山坡一样，这是电感电容的功劳，他们的特性让负载电流。电压没法立即变化，使我们可以控制负载稳定在目标电压)

详解Buck电路工作原理（一）-电源网

P4_LM2596理论讲解_BUCK电路原理_电路设计_PCB设计_STM32入门教程_0基础手把手_哔哩哔哩_bilibili

2>LM2596芯片

LM2596的封装有三种，但引脚都是一样的。

实例电路分析(这个电路设计的要比手册上好)：

这是一个LM2596-3.3芯片，就是固定降压到3.3V。

电源并联一个大电容470UF和一个小电容1UF(常见操作)，充当输入滤波电容，用于处理低频和高频噪声，减小纹波噪声。CIN，C1输入滤波电容一般取图中所示的参数即可对0~24V输入经行有效滤波。[常见的大小电容值为“470UF,1UF”、“100UF,0.1UF”]

为什么硬件电路滤波会采用大电容并上小电容进行组合滤波大电容和小电容并联的作用是什么_哔哩哔哩_bilibili

作用一样，充当输出滤波电容，处理低频噪声。

[为什么要放这些电容去看2.电源电路设计-->原因1：负载工作起来会导致其电源出现额外的波动]

这里的D1、L1、COUT电容既承担的BUCK电路中对应的角色。

D1为续流二级管，在电路中起到续流的作用，一般选择快速恢复二极管或者肖特基二极管来作为“续流二极管”，它在电路中一般用来保护元件不被感应电压击穿或烧坏，以并联的方式接到产生感应电动势的元件(比如电感、电容、电机等)两端，并与其形成回路，使其产生的高电动势在回路以续电流方式消耗，从而起到保护电路中的元件不被损坏的作用。

首先，续流二极管的最大承受电流能力至少要为最大负载电流的1.3倍，如果设计的电源要承受连续的短路输出，而续流二级管要起到保护电路作用，则续流二极管的最大承受电流能力至少要等于LM2596的极限输出电流。对续流二极管来说，最坏的情况是过载或输出短路。

其次，续流二极管的反向耐压至少要为最大输入电压的1.25倍。

再次，续流二极管必须是快恢复的且必须靠近LM2596，此二极管的管脚要短，连接的铜线也要短。由于所需的二极管开关速度快、正向压降低，所以，肖特基二极管是首选。同时，它的性能和效率都很好，特别是在低输出电压情况下更是如此。使用超快恢复或高效整流二极管效果也很好。超快恢复二极管的典型恢复时间为 50ns 或更快，像IN5400系列的整流二极管速度很慢，通常不用。

假设VOUT=5V，VIN(MAX)=12V，ILOAD(MAX)=3A。

$3A*1.3=3.9A$

$12V*1.25=15V$

所以选用IN5823就完全够用了。

其中L1和COUT电容需要用定参表确定参数，定参表如下。

[注意：最好使用磁屏蔽结构的电感器；电容的耐压至少应是输出电压的1.5倍，有时，为了得到纹波低的输出电压需要电容耐压值更高。]

Output：输出多少电压，这个一般为确定的；

Max Input：输入多少电压，这是一个范围，比如输入为24V,大于15V，小于40V，按40V算；

Inductance(电感)：根据Output、Max Input确定电感大小

后面四排为不同类型电容选值(Panasonic HFQ Series：HFQ系列直插式铝电解电容器，Nichicon PL Series:PLS系列铝电解电容器)：选值方法根据Output、Max Input确定电容大小。

LM2596-ADJ版(输出电压可调版)

计算输出电压公式如下，可看出VOUT只与两个电阻有关，与输入电压无关；注意在电路设计中，一般两个电阻一个为固定值，一个为可调电阻，这样才能控制输出电压大小。

上图为一个LM2596降压电路，假设现在输入24V，输出5V。

VIN2输入24V电压源；电源间并联一个滤波电容(大电容滤波低频噪声)。GND接地。OUT根据之前对Duck电路的分析，通过LM2596的不断开闭，输出相对准确的5V电压；后面D4、L3、C6构成了Duck结构中回路。C9为前馈电容[增~~加了前馈电容设计, 变换器可以更有效地响应输出电压上的高频干扰(交流阻抗变小)~~，看不懂就不看，简单的DCDC电路不需要]

FB为电压反馈电路，把经过C9滤波的输出电压传入，过程：看现在的输出电压和目标电压的差值，比目标电压大，LM2596就关闭；比目标电压小，LM2596就开启。

这个电路画的有点奇怪，其实就是ON/OFF引脚接地(相当于关闭用逻辑电平控制LM2596开关功能)，两个电阻的电路就和经典电路一样，接到GND。

数据手册：

LM2596 SIMPLE SWITCHER® 电源转换器 150kHz 3A 降压稳压器 datasheet (Rev. G)

相当详细的文章：

LM2596/LM2596S多路降压稳压DC-DC开关电源芯片讲解（第一部分：芯片介绍）（12V转5V、12V转3.3V、任意电压转任意电压）-CSDN博客

LM2596/LM2596S多路降压稳压DC-DC开关电源芯片详解（第二部分：电路设计）（12V转5V、12V转3.3V、任意电压转任意电压）_lm2596s可调稳压电路原理图-CSDN博客

LM2596降压DCDC芯片详解_2596芯片引脚图及功能-CSDN博客

3>IDO降压电路原理

LDO=low dropout regulator，低压差+线性+稳压器。

低压差： 输出压降比较低，例如输入3.3V，输出可以达到3.2V。
线性： LDO内部的MOS管工作于线性电阻。
稳压器： 说明了LDO的用途是用来给电源稳压。

我们采用PMOS LDO：

LDO内部基本都是由4大部件构成，分别是分压取样电路、基准电压、误差放大电路和晶体管调整电路：

分压取样电路：通过电阻R1和R2对输出电压进行采集；
基准电压：通过bandgap（带隙电压基准）产生的，目的是为了温度变化对基准的影响小；
误差放大电路：将采集的电压输入到比较器反向输入端，与正向输入端的基准电压（也就是期望输出的电压）进行比较，再将比较结果进行放大；
晶体管调整电路：把这个放大后的信号输出到晶体管的控制极（也就是PMOS管的栅极或者PNP型三极管的基极），从而这个放大后的信号（电流）就可以控制晶体管的导通电压了，这就是一个负反馈调节回路。

负反馈流程：

假设输入 $V_{in}$ 为12V，我们现在要5V输出。

当 $V_{out}$ 降低，小于5V时，两个串联分压电阻两端的电压也会下降，则A点电位一定下降.

【上面电阻为R1，下面电阻为R2； $V_{A}=R_{2}*V_{out}/(R_{1}+R_{2})=k*V_{out}$ 】

则在运算放大器中， $V_{A}$ 减小， $V_{ref}$ 不变，A点的电位和基准电压相比较，则误差放大器会减小输出电压，也就是 $V_{G}$ 减小；在PMOS管中，PMOS管G极电压下降，PMOS管S极电压始终为 $V_{inin}$
电压不变，使得的G极和S极压差 $V_{GS}$ 增加（我们用Vgs和Vds的绝对值描述PMOS更直观）则 $I_{SD}$ 电流增大，输出电流 $I_{out}$ 也会增大，使得输出电压 $V_{out}$ 增大，完成了一次反馈控制，使得 $V_{out}$ 回到5V电位。

PMOS管的原理：

上面的描述中有两个地方格外介绍下，其一是，当 $V_{A}$ 小于 $V_{ref}$ 时，G点的电位就会减小，通俗点理解，运算放大器总是倾向于使得正（+）负（-）输入端的电压相等，因此，当 $V_{A}$ 小于 $V_{ref}$ 时，运放就会减小输出。

另一点是，G电位下降后为什么 $I_{out}$ 就上升呢？这就涉及到PMOS工作状态，下图是PMOS的输出特性曲线，或者叫做伏安特性曲线，是PMOS本身的一个特性，根据G、D、S电压不同，MOS会工作在不同的区域，即可变电阻区，饱和区(恒流区)，截至区。LDO中的MOS是工作在恒流区的。

涉及到PMOS工作状态，上图是PMOS的输出特性曲线，或者叫做伏安特性曲线，是PMOS本身的一个特性，根据G、D、S电压不同，MOS会工作在不同的区域，即可变电阻区，饱和区(恒流区)，截至区。

LDO中的MOS是工作在恒流区的。

顺着上图绿色箭头指示方向| $V_{GS}$ |逐渐上升， $I_{SD}$ 跟着| $V_{GS}$ |上升而上升，而这段区域内不管 $V_{DS}$ 怎么变换， $I_{D}$ 基本不变；你换句话说，恒流区内， $I_{D}$ 只受| $V_{GS}$ |控制这就是PMOS LDO工作原理的核心部分。

LDO工作原理就一句话：通过运放调节P-MOS的输出。

个电路就是根据反馈调节电流大小，可将晶体管看住一个智能可变电阻，它能根据输出的电压反馈值调节自身阻值的大小，从而实现对输出电压的调控。由于LDO电路是线性调节，可以根据误差大小来调节导通大小，相比只能开和关的BUCK电路精度更高。

AMS1117芯片

上述为两个常见的AMS1117-3.3的电路， LDO电路比较简单元器件基本都集成在IC内部，对于固定输出版本，一般只需两组电容对输出输入电压进行滤波即可。(二图电容C1、C3少打个0)

滤波电容的用法：最常用的用法是将两个一大一小的电容并联，其中小电容滤除高频噪声，大电容滤除低频噪声，大小两个电容的容值不要太接近，一般不低于100倍，滤波电容常见容值"10UF、100nF","470UF、100nF"。其实按原理来说，电容越大越好，但电容越大，尺寸也越大。一般情况下用铝电解电容，如果需要更高的性能、工作在更高的温度下或者更长的使用寿命以及等容量下更下的体积可以选择钽电容。

无论使用哪一种电容，都需要留有足够的冗余设计，最好让各项参数大于元年定值的百分之五十。

4.BUCK电路于LDO电路的比较

LDO电源的优缺点（记住纹波小，效率低）：
优点：输出纹波小，成本低，外围电路少，静态电流小，体积小
缺点：效率低，输出功率做不大（同比DC-DC）。

DC-DC电源的优缺点：
优点：功耗低，效率高，功率大，支持多种电压变换，输入输出可隔离；
缺点：纹波大，电路设计较复杂，成本高，输入输出存在较大延时（储能元件的充电）；

我们可以看到两款电源IC的优势是互补的，因此在工程中通常将两款IC结合起来使用，实现优势互补。也就是idoc常见的应用之一“开关性稳压电源电路”

众所周知，开关性稳压电源的效率很高，但输出纹波电压较高，噪声较大，电压调整率等性能也较差，特别是对模拟电路供电时，将产生较大的影响。

在开关性稳压器输出端接入低压差线性稳压器，就可以实现有源滤波，而且也可大大提高输出电压的稳压精度，同时电源系统的效率也不会明显降低。

UMW AMS1117

5开关性稳压电源电路-IDO与DUCK联合稳压电路

原理图：

PCB：

不要管封装，本设计只要元件参数正确，就能正常使用。

6.补充知识点

1>USB端口设计

USB选用的6脚， EH为起到固定作用的引脚，所以直接接地，更加牢固。

CC1、CC2为USB快充口，我们不用，两个cc口接5.1k电阻是阻抗匹配的最大值，这两个io口是检测充电状态的，不能悬空。

这个开关是双刀双掷开关，能同时控制两个电路的开关，这里我们只用控制一个电路，所以只用一侧就够了，另一侧接地就好。很常用。(双刀双掷开关和轻触开关：轻触按键3*4*H是最常用的)

2>原理图和PCB绘制的小技巧

1.给一个芯片所有引脚加网络标签，方便引出：

右键芯片—扇出网络标签—ctrl选择所有全部—将引脚名填入网络名称—确认

（ctrl:可以多选；shift:先点第一个，按住shift，再选自己想选的最后一个，直接多选中间所有）

芯片的VCC、GND引脚一般不给网络标签，没什么用。

2.给排针单片机端口网络标签：

点右上角网络标签按TAB命名P0.0直接放，后面的会自动编号，P0.0放完，P0.1就会出现。

(但要注意，要和单片机的引脚名称相同，否则没用)

3、PCB绘制时，按Q可以切换单位，mil和mm。

4、绘制PCB前，要先来一个板框层(当然也可以最后按布局大小搞)，板块不能超过100mm*100mm：

选图层中的板框层-->工具栏中放置栏-->选择矩形-->绘制板框(板框上下端点位于原点)

给板框添加圆角：

选中矩形框-->右键，添加-->圆角-->倒角半径为3mm

5.过孔

过孔图标：

尺寸参考上图，外直径：4mm，内直径：3mm；

中心尽量坐标绝对值一样，下面过孔的位置可以通过“2.6(和上面过孔一样的X轴)，板框的宽-2.6，‘’获得。
6.交叉选择元件：

在原理图中框选相应模块，按下快捷键Ctrl+Shift+X实现布局传递，中原理图模块；按下快捷键交叉选择Shift+X，直接选中原理图模块对应PCB中的相应元件。

7、为避免后续误操作过孔和板框，可选中它们，右键选择锁定。

3>元件布局：

①布局要求：

[1] 元器件之间应相互平行或者垂直排列，以求整齐、美观；元件排列紧凑，在整个版面上应分布均匀、疏密一致。

[2] 必须根据元器件的电气特性和使用特点来布局（这点非常重要），比如：各种接口、按键和排针，需要放在板子边缘以方便插接；对于屏幕和主控芯片等，一般放在板子中央；对于电源电路，一般放在板子的电源输入旁边并且要注意电流路径和滤波电容位置；对于晶振需要靠近单片机晶振引脚摆放；电路工作时产生热量多的元件视情况远离热敏感器件，如热敏电阻。

[3] 不要把元器件看成二维物体，而是应该看成三维物体，有时空间有干涉的情况需要考虑。

[4] 元件的布局应该采用模块化，也就是同一个模块电路的元件应该放同一个区域，按照就近原则来布局，不能东一个西一个。

②将图层选回顶层，然后将原理图对应的各模块进行一个预布局，可以在原理图中框选相应模块，按下快捷键Ctrl+Shift+X实现布局传递（交叉选择Shift+X也可），直接选中原理图模块对应PCB中的相应元件。

③GND在后面通过铺铜进行连接，布局阶段可不考虑GND的飞线，直接将其隐藏即可。

④将各模块依次放到PCB板区域内，需遵循布局要求，交叉飞线最好能尽量减少。

[1] Type-C接口需放置在板子边缘，方便线束插接。

[2] 开关最好放置在板子边缘，方便用户使用。

[3] 电源电路中容值大的滤波电容离AMS1117较远，容值小的滤波电容离AMS1117较近，不能因为两个电容在原理上并联就调换顺序；电源要先经过电容滤波再给后级。

[4] 单片机尽可能放置在板子中央（最好通过坐标属性设定），便于布线。

[5] 排针尽可能放置在板子边缘，一是便于用户使用，二是节约板子空间；排针与排针之间预留位置，放置引脚丝印标识。

[6] 晶振电路需靠近单片机的晶振引脚放置，并且最好以晶振引脚为轴呈轴对称，保证布线时导线等长（差分线布线）。

[7] 复位电路需靠近单片机的复位引脚放置。

[8] P0口上拉电阻可以布置在底层，这是为了方便布线。

[9] 去耦电容要贴近芯片引脚放置，并就近接地。

4>布线：

①布线要求：

[1] 不能信任自动布线。

[2] 顶层优先原则——尽量在顶层布线。

[3] 电源线（电源网络相关的线）原则上要加粗，因为电源线是要给电路板各个模块供电的，电源线加粗有利于电流在主干道上流通。在日常PCB设计中，在25℃时，对于铜厚为10z（盎司）的导线，10mil线宽能够承载0.65A电流（可将此宽度用于一般信号线），40mil线宽能够承载2.3A电流。

[4] 同一层走线拐角禁止90°或者走锐角，推荐走线135°，从原理上讲，锐角直角走线会造成走线阻抗不连续，对于信号的传输有影响。

[5] 注意电流路径和电容的摆放位置，电源要先经过电容滤波再给后级，去耦电容要贴近芯片引脚放置，并就近接地。

[6] 高频信号线尽可能短，并做好与其它信号的屏蔽隔离（比如打一圈地过孔，形成电磁屏蔽，同时还可以在区域内添加禁止布线层）。

[7] 为了降低相邻走线之间的串扰，应尽量避免相邻层平行走线，相邻层信号线应采用正交方向，走线应遵循3W原则（两条线的间距大于3倍线宽）。

[8] PCB布线要尽量远离安装孔与电路板边缘。在PCB钻孔加工中，很容易会切掉一部分导线，为了电路板功能，应尽量远离这些位置。

[9] 需要添加泪滴，泪滴起到平滑过渡的作用，它可时过孔和导线的连接更加稳固，同时也起到保护焊盘的作用。

[10] 尽可能避免布置一大条长斜线，当目标较远时，可以多拐几个弯，原则上虽然允许布置一大条长斜线，但实际操作起来容易影响后续的布线。

[11] 差分线布线详细要求：差分线尽量短；优先绘制差分线；差分线上尽量不超过两对过孔（过孔会增加线路的寄生电感，影响信号完整性）；平行紧密走线，避免直角锐角走线；长度差尽量小（控制在5mil以内）；与其它信号网络以及地的距离尽量在20mil以上；在正式项目或复杂PCB设计中还需注意阻抗匹配，较为简单的实验可暂不考虑。

②布线顺序：

[1] 密度优先原则：从单板上连线最密集的区域开始布线。

[2] 关键元器件优先原则：如DDR、射频等核心部分应优先布线，类似信号传输线应提供专层、电源、地回路，其它次要信号要顾全整体，不可以和关键信号相抵触。

[3] 关键信号线优先原则：电源、模拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线。

③元件布局定下来后，需要将飞线一一“消除”，具体操作就是完成各飞线对应的连线，选择工具栏中的单路布线，再选择一个引脚（或者说焊盘）即可引出连线。连线途中按Tab键可配置线宽，左击空位可以设置拐点；左击目标引脚即可完成连线（右键可以中断连线）；连线完成后可进行微调。

④修改设置，每次连线可以自动添加泪滴。

⑤从单片机开始布线，因为单片机最关键，其引脚多且密集，优先级自然最高（注意电源网络暂时不要连接，因为其连线宽度与信号线不同）。

[1] 从P0.0开始顺时针连线，以连完一排针脚为首要目标，所以先完成P0和P2口的连线，P4口因过于分散，后续再考虑。

[2] 晶振电路要求两根信号线尽可能等长（最好还是轴对称），对此可以选择差分对布线，具体操作为选择菜单栏中的“布线”→“差分对布线”，然后选择晶振电路电容连接XLAT1的焊盘，此时EDA提示新建一个差分对，另一个网络选择晶振电路电容连接XLAT2的焊盘即可，建立了差分对以后，软件会自动检查两个网络标签对应的连线是否等长。

[3] 晶振电路的信号频率很高，对此可以在其周围打一圈地过孔（外径24mil，内径12mil，网络选择GND），起到一个电磁屏蔽的作用，并用20mil宽度的连线将过孔全部与地焊盘连接。放置过孔时按Tab键即可设置过孔属性。

[4] 为晶振电路放置禁止布线区域，具体操作为在菜单栏选择“放置”→“禁止区域”→“多边形”，然后在晶振电路上围绕地过孔绘制禁止区域（选择多层，其它层也不能有信号线进来），禁止选项为铺铜。

[5] 继续顺时针往下连线，优先将P1口引脚和P3口引脚对应的针脚连起来，此时板上已经有非常多的线，难免会遇到布线困难的情况（需要绕很远才把两个比较近的点连起来，不排除无法连接的情况），对此在连线时可以按下Alt+B，打一个从顶层到底层的过孔，这样连线就会绕至底层（如下图的蓝线所示，它们就是布在底层的线），不过需要注意的是，底层的信号线尽可能不要与顶层相邻的信号线平行。

[6] 单片机5V电源的滤波电容应尽量靠近电源引脚，上面的布局显然不太满足此条件，故布局需进行微调。

[7] 继续完成P4口引脚和对应针脚的连接，此时单片机附近的线越来越密集，仅打一个顶层到底层的过孔已经很难满足需求了，如果在底层也遇到了“此路不通”的情况，可以按下Alt+T，打一个从底层到顶层的过孔，这样连线就会绕回顶层。需要说明的是，打孔有开销，能不打孔尽可能不打孔。

[8] 单片机的引出线基本连接完成，将仅剩的飞线消除即可。

⑥继续完成其它次重要电路的连线（暂时不连电源网络），尽量不要在小元件（如二极管）内部走线。

⑦连接电源网络，其中线宽需增加，但不要宽于焊盘的宽度（本实验可设为27mil，单片机电源引脚的连出线可设为16.5mil），同时如遇布线受阻的情况，尽量不要打过孔（并非不允许），应当考虑调整布局，同时注意滤波电容在电源网中的连接位置。

⑧完成连线后，显示GND网络的飞线，虽然GND网络可通过铺铜连接，但要确保全部GND口都能通过铺铜连接在一起（铺铜会绕开一般信号线和电源线，将顶层和底层的空白区域铺满），对此可在GND口附近甚至是布线较少的地方布置过孔阵列将两面铺铜打通，如果有些GND口附近无法放置过孔，可以尝试将其与其它GND口连线，亦或是通过连线加过孔打通连接，使一面的铺铜能与另一面的GND焊盘形成电气连接。