你也在为无法理清软考考点而苦恼吗？这里总结了软考经常会考到的计算机硬件基础考点哦，可以帮助你一网打尽！

计算机系统的结构和工作原理

---

基本硬件组成

• 运算器：负责程序运算与逻辑判断。
• 控制器：协调各周边组件与各单元的工作。
• 存储器：计算机系统中的记忆设备，分为内部存储器和外部存储器。内存储器也成为主存，一般用于存放程序、数据及中间结果；外存储器也成为外存，可以长期保存程序和数据。
• 输入设备和输出设备：合称为外部设备。输入设备用于输入原始数据及各种命令，输出设备则用于输出计算机运行的结果。

运算器、控制器等各 部件被集成在一起称为中央处理单元(CPU)。

---

CPU

CPU是硬件系统的核心，用于数据的加工处理。能完成各种算数、逻辑运算及控制功能。

CPU的功能：

• 程序控制:CPU通过执行指令来控制程序的执行顺序，这是CPU的重要功能。
• 操作控制:一条指令的实现需要若干操作来配合完成，CPU产生每条指令的操作信号并将操作信号送往对应的部件，控制相应的部件按指令功能要求进行操作。
• 时间控制:CPU对各种操作进行时间上的控制，对指令执行过程中操作信号的出现时间、持续时间及出现顺序进行严格控制。
• 数据处理:CPU通过对数据进行算术运算及逻辑运算等方式进行加工处理，数据处理的结果为人所用，因此这也是CPU最根本的任务。
• 异常处理：对系统内部和外部的中断(异常)做出响应，进行相应的处理。

CPU的性能指标：

指标	公式	说明
主频		时钟周期倒数(Hz)。衡量CPU运算速度的一个指标。
字长	一次处理的二进制位数	影响精度和取址能力。字长越大说明运算精度越高。
核心数	物理核心数量(单核/多核)	支持并行处理。
CPI	平均执行周期数/指令	单条指令所需时钟周期数。
MIPS		每秒百万指令数。计算机每秒能执行的加法指令的数目。
程序执行时间		CPU运行时间。

中断：

在计算机系统中，中断(interrupt)是指CPU执行程序的过程中，由于发生了某个事件，需要CPU暂时中止正在执行的程序去处理这件事情，处理完毕后回到原先被中止的程序，接着中止前的状态继续向下执行。中断机制允许计算机在处理当前任务时，及时响应和处理外部设备或内部时间，从而提高系统响应能力和效率。

• 中断信号：打个比方说，用户敲击键盘时产生中断信号，导致CPU暂停当前任务，转而处理键盘事件，更新屏幕上的字符显示，然后再返回原来的程序继续执行。
• 用途：提升计算机效率，实现多任务处理，响应紧急事件，维护系统可靠性，交互式输入/输出设备。使得计算机可以高效的处理多个任务或事件，确保系统稳定运行。
• 过程：关中断、保护程序状态、识别中断源、切换到具体的中断处理程序、执行中断服务程序、恢复程序状态、开中断。

几个中断方式相关的概念：

• 中断处理响应：从发出中断请求到开始进入中断处理程序；
• 中断处理时间：从中断处理开始到中断处理结束；
• 中断向量：提供中断服务程序的入口地址。多级中断嵌套，使用堆栈来保护断电和现场。

在一个总线周期结束后，CPU会响应DMA请求开始读取数据；CPU响应程序中断方式是在同一条指令执行结束时。

---

运算器(ALU+AC+DR+PSW)

• 算数逻辑单元(ALU)：实现对数据的运算(加减乘除等)和逻辑运算(与/或/非/比较等)。影响状态寄存器。
• 累加寄存器(AC)：运算(中间)结果或源操作数的存放区。
• 数据缓冲寄存器(DR)：暂时存放内存的指令或数据。
• 状态条件寄存器(PSW)：保存指令运行结果的条件码内容，如溢出标志等。条件跳转指令依赖此标志。

---

控制器(IR+PC+AR+ID)

• 指令寄存器(IR)：暂存CPU执行指令。指令寄存器的位数取决于指令字长。
• 程序计数器(PC)：又叫程序计数器。存放指令执行地址。CPU根据PC内容去主存中取得指令。自动增加功能，指向下一条指令的地址。
• 地址寄存器(AR)：保存当前CPU所访问的内存地址。地址总线数据来源。
• 指令译码器(ID)：分析指令操作码。暂存从内存储器中读出或写入的指令或数据。内容对程序员 透明(不可直接访问。

---

存储器(寄存器+Cache+主存+外存)

计算机的存储系统采用分级存储体系。

目的：为了解决存储容量、成本和速度之间的矛盾问题。

---

两级存储：Cache-主存；主存-辅存(虚拟存储体系)。

---

按工作方式分类：

  1、读写存储器(RAM)：区分点在于要不要动态刷新。断电后数据无法保存，只能暂存数据。

• DRAM：动态RAM，需刷新电路成本高，主存主体(如DDR)。动态随机存储。定时刷新以维持信息不丢失。
• SRAM：静态RAM，高速稳定，用于Cache(如CPU L1/L2缓存)。速度快成本高。在不断电时能够以一直保持。

  2、只读存储器(ROM)：用户一次性写入。只读存储器，非易失。出厂前用掩膜技术写入，常用于存放BIOS的微程序控制。

类型	特点	应用场景
PROM	可编程ROM，用户一次性写入，需要特殊的电子设备进行写入	固件定制
EPROM	可擦除的PROM，紫外线擦除，可重复编程、多次写入	旧版BIOS
EEPROM	电可擦除的EPROM，可支持写入，支持字节级修改，速度慢	配置存储
Flash	闪速存储器，电擦除，块操作(速度快)，非易失	U盘、SSD、BIOS存储

---

I/O接口分类与功能

分类维度	类型	功能/特点	典型代表
数据传输方式	并行接口	多位数据同时传输 速度快，距离短，设备条件限制	IEEE 1284（打印机）
	串行接口	数据流以串行方式在一条信道上传播 速度慢，距离长，难以解决时钟同步问题	RS-232/USB
控制方式	程序控制查询	CPU主动轮询I/O状态 效率低	简单传感器接口
	中断驱动	I/O设备主动通知CPU 效率中	键盘/鼠标
	DMA（直接存储器访问）	DMA控制器接管数据传输 CPU只需要完成初始化操作，数据传输的整个过程由DMA控制，CPU不参与。	硬盘/高速网卡
通用性	专用接口	为特定设备设计(如显卡接口)	HDMI/DisplayPort
	通用接口	支持多种设备(即插即用)	USB/Thunderbolt

---

其他设备性能

声卡

声卡的指标包括采样频率和采样位数，常见的采样位数分别为8，16，24，32。

• 8为的采样位数可以产生2的8次方=256种尺寸
• 16位的采样位数可以产生2的16次方=64k种尺寸
• 采样位数越大，精准程度越高

常见的声音文件：mp3、mid、wav、rm、ape、flac

常见图像文件：jpg、gif、png、bmp

显示器

主要性能：分辨率和刷新频率。

分辨率：

• 乘法形式展示- 800*600表示垂直方向点数位600，水平方向点数为800。
• 分辨率展示有多少像素点构成，分辨率越高，图像越清晰。
• 图像的分辨率是指组成一幅图的像素密度。

显卡

显卡又称为VRAM，俗称视频显卡，即显卡专用内存。显存对于显卡就还比内存对于整台电脑，地位非常重要，它负责存储显示芯片需要的各种数据。显存容量的大小、性能的高低，直接影响着电脑的显示效果。

像素就VARM容量，单位是MB，题目问多少像素就是多少MB。

例：800*600、每个像素的位数为16位，理论上能达到多少像素？

800×600×16÷8=0.92MB。即这个设备的VARM容量是0.92MB，分辨率大概为2MB。

---

指令系统

---

程序计数器(PC)

是专用寄存器，功能：1.存储；2.计数。

指令执行过程：

指令(IR)的组成：操作数+操作码

• 操作数(地址码)：指的是参加运算的数据及其所在的单元地址。
• 操作码(指令译码)：决定要完成的操作。
• 都由二进制数码表示，整条指令以二进制编码的形式存放在主存储器中。

---

指令执行过程：取指令---分析指令---执行指令

1. 将程序计数器PC中的指令地址取出，送入地址总线。
2. CPU依据指令地址去内存中取出指令内容存入寄存器IR。
3. 由指令译码器进行分析，分析指令操作码。
4. 最后执行指令，取出指令执行所需的源操作数。

---

指令寻址方式：顺序、跳跃

• 顺序寻址：当执行一段程序时，一条指令接着一条指令地顺序执行。
• 跳跃寻址：值下一条指令的地址码不是由程序计数器给出，而是由本条指令直接给出。程序跳跃后，按信道指令开始顺序执行。程序计数器的内容也相应改变，以及时追踪新的指令地址。

---

指令操作数的寻址方式

1、立即寻址：指令的地址码字段指出的不是地址，而是操作数本身。

2、直接寻址：在指令的地址字段直接指出操作数在主存中的地址，指令跟还有操作数到主存中寻找操作数是什么，然后再执行指令。

3、间接寻址：在指令的地址字段所指向的存储单元中存储的是操作数的地址。IR根据一操作数的地址去寻找地址在哪里，然后再根据地址去找对应的操作数。

4、寄存器寻址：指令的地址字段是寄存器的编号。(类似于直接寻址，但是不是从主存器找、而是从寄存器Ri里找操作数！！)

5、寄存器间接寻址：指令里面存了一个指向Ri的间接地址，先到Ri找一个操作数的地址，然后再到主存储器中找操作数。

6、基址寻址：将基址寄存器的内容加上指令中的形式地址而形成操作数的有效地址，其优点是可以扩大寻址能力。

7、变址寻址：计算有效地址的方式与基址寻址方式很相似。是将变址寄存器的内容加上指令寄存器的形式地址而形成操作数的有效地址。

---

指令集分类

• CISC是复杂指令系统，兼容性强，指令繁多、长度可变，由微程序实现；
• RISC是精简指令系统，指令少，使用频率解决，主要依靠硬件实现。

类型	指令	寻址方式	实现方式	其他
CISC (复杂)	数量多，使用频率差别大，可变长格式。	复杂多样（基址/变址/相对等）	微程序控制(微码)	研制周期长。 指令复杂、数量多 （x86架构）
RISC (精简)	数量少，使用频率低，定长格式，大部分为单周期指令，操作寄存器，只有Load/Store操作内存	简化 （寄存器/立即数为主）	硬布线控制。增加了通用寄存器，硬不限逻辑控制为主，适合采用流水线技术。	优化编译，有效支持高级语言。 指令精简、单周期多 （ARM架构）

---

弗林分类(flynn)

按照指令流和数据流把计算机系统分类。

• S 即 Signal ：单个。
• M 即 Many：多个。
• I 即 Instruction：指令流。
• D 即 Data：数据流。

类型	英文	特点
单指令流单数据流	SISD	单处理器
单指令流多数据流	SIMD	并行处理，陈列处理， 超级向量
多指令流单数据流	MISD	不可能，不实际
多指令流单数据流	MIMD	多处理机， 多计算机

---

流水线

流水线的原理：                       

将指令分成不同段，每段由不同的部分去处理，因此可以产生叠加的效果，所有的部件去处理指令的不同段。          

RISC中的流水线技术

1. 超流水线技术：通过细化流水、增加级数和提高主频，使得在每个机器周期内能完成一个甚至两个浮点操作。其实质是以时间换取空间。
2. 超标量技术：通过内装多条流水线流水线来同时指向多个处理，其时钟频率虽然与一般流水接近，却有更小的CPI。其实质是以空间换取时间。
3. 超长指令字技术(VLIW)：和超标量都是20时间80年代出现的概念。其共同点是要同时执行多条指令，其不同在于超标量依靠硬件来实现并行处理的调度，VLIW则充分发挥软件的作用，是硬件简化，性能提高。

流水线时间计算

流水线周期：指令分成不同执行段，其中执行时间最长的段位流水线周期。

流水线执行时间：=1条指令总执行时间+(总指令跳数-1)×流水线周期

流水线吞吐率计算：=指令条数/流水线执行时间。吞吐率即单位时间内执行的指令条数。

流水线的加速比计算：=不用流水线执行时间/使用流水线执行时间。加速比即使用流水线后的效率提升度，即比不使用流水线快了多少倍。越高表明流水线效率越高。

---

存储系统

---

局部性原理

CPU在运行是所访问的数据趋向于一个较小的局部空间。

• 时间局限性原理：相邻时间内也许会访问同一个数据项。
• 空间局限性原理：相邻空间地址也许会被连续访问。

---

高速缓存Cache

Cache用来存储最活跃的程序和数据，直接与CPU互交。半导体材料构成，内容是主存和内存的副本拷贝。由控制部分和存储器组成。

• 控制部分：判断CPU要访问的数据是否在Cache中，在则命中，不在则散发，从主存中替换。
• 存储器：存储数据。

---

地址映射

在CPU工作时，送出的是主存单元的地址，而应从Cache存储器中读/写信息。这就需要将主存地址转换为Cache存储器地址，这种地址转换称为地址映射。硬件自动完成映射。

主要有以下三组映射方法：

1. 直接映像：将Cache存储器等分成块，主存也等分成块并编号。主存中的块与Cache中的块的对应关系是固定的，二者块号相同才能命中。
2. 全相联映像：同样都等分成块并编号。主存中任意一块都与Cache中任意一块对应，因此可以随意调入Cache任意位置，是最不容易发生块冲突的映像方式。
3. 组组相连映像：cache、主存都先分块后分组。组间采用直接映像，组内完全映像，组号相同的组内，所有块都可以任意调换。
4. 冲突概率从高到低：直接-->组组相联-->全相联

---

替换算法

目的是为了使Cache获得尽可能高的命中率。

1. 随机替换算法：使用随机数发生器产生一个要替换的块号，将该块替换出去。
2. 先进先出算法：将先进入Cache的信息块先替换出去。
3. 近期最少使用算法：将近期最少使用的Cache中的信息块替换出去。
4. 优化替换算法：必须先执行一次程序，统计Cache的替换情况。有了这样的先验信息，第二次执行该程序是便可以用最有效的方式来替换。

---

命中率及平均时间

概念：当CPU所访问的数据在Cache中时，命中则从Cache中读取数据，每读取一次Cache的时间为1ns，若CPU访问的数据不在Cache中，则序从内存中读取。

例子：设读取一次内存的时间为1000ns，若在CPU多次读取数据过程中，有90%命中Cache，则CPU读取一次的平均时间为(90%×1+1000)ns。

---

磁盘结构和参数

磁盘有正反两个盘面--->每个盘面多个同心圆--->每个同心圆是一个磁道--->每个同心圆被划分为多个扇区--->数据存放在一个个扇区中

磁头首先要寻找到对应的磁道，等待周期旋转，旋转到指定扇区才能读取数据。

• 寻道时间：移动到磁道的时间。
• 等待时间：等待周期旋转的时间。
• 光迹：CD光盘记录信息的轨道，一条剪开的螺旋形。

公式：存取时间=平均寻道时间+平均等待时间(平均定位时间+转动延迟)

对磁盘进行碎片整理可以提高对文件和文件夹的访问效率。

---

磁盘调度算法

• 先来先服务FCFS：根据进程请求访问的先后顺序进行调度。
• 最短寻道时间优先SSTF：请求访问的磁道与当前磁道最近的进程优先调度，使得每次的寻到时间最短。(会产生“饥饿”现象，即远处进程可能永远无法访问)
• 扫描算法SCAN：又称“电梯算法”，磁头在磁盘上可双向移动，选择离磁头当前所在磁道最近的请求访问磁道，并且与磁头移动方向一致，磁头永远都是从里往外移动完才掉头。
• 单向扫描调度算法CSCAN：区别于SCAN的是只做单项移动，只能从里向外或从外向里。

---

总线结构

总线(Bus)，是指计算机设备和设备之间传输信息的公共数据通路。总线是连接计算机硬件系统内多种设备的通信线路，特征：由总线上的所有设备共享。

不同级别分类

• 内部总线：内部芯片级别的总线，芯片与处理器之间的通信。
• 系统总线：板级别的总线，用于计算机各内部分之间的通信，具体分为数据总线(并行数据传输位数)、地址总线(系统可管理的内存空间大小)、控制总线(传输控制命令)。代表的由ISA总线、EISA总线、PCI总线。
• 外部总线：设备级的总线，微机和外部设备的总线。代表的由RS232(串行总线)、SCSI(并行总线)、USB(同样串行总线，即插即用)

---

标准类型对比

带宽：单位时间内总线上传输的数据量成为总线的带宽。

总线标准	带宽	传输方式	拓扑结构	应用场景/特点
PCI	133 MB/s	并行	树形	旧版显卡/网卡 即插即用
PCIe	单通道1GB/s x16通道16GB/s	串行	点对点	现代显卡/SSD 通道聚合
USB	1.5Mbps~20Gbps	串行	树形(Hub)	外设通用接口
SATA	1.5Gbps~24Gbps	串行	点对点	硬盘/光驱
I²C	100kbps~5Mbps	串行	总线型	嵌入式设备传感器 两线制(SCL时钟线+SDA数据线) 主从通信

---

总线结构的演进

1. 单总线结构：所有设备共享一条总线。成本低、易冲突。
2. 双总线结构：CPU-内存总线+I/O总线(打印机)。缓解了冲突。
3. 三总线结构：内存总线+I/O总线+DMA(直接存储访问器、显卡)总线。现代计算机主流。

系统总线结构详解

• 数据总线(并行数据传输位数)
• 地址总线(系统可管理的内存空间大小)
• 控制总线(传输控制命令)

总线类型	信号方向	功能	典型信号线
数据总线	双向	传输指令/操作数	DB0~DB63（64位系统）
地址总线	单向 (CPU→外设)	指定内存/I/O地址	AB0~AB31（32位寻址）
控制总线	双向	传输状态/命令信号	关键信号： - RD（读） - WR（写） - IRQ（中断请求） - RESET（复位）

---

总线争用：多个设备请求总线时的仲裁机制。

仲裁方式	工作原理	优缺点	应用场景
集中式仲裁	独立仲裁器决定总线使用权	优点：逻辑简单 缺点：单点故障	PCI总线
链式查询	设备按优先级链式连接，仲裁器发BG信号沿链传递	优先级固定，无法动态调整	早期系统总线
计数器查询	仲裁器发计数信号，设备号与计数值匹配时获得总线	优先级可编程	中型系统
独立请求	每个设备独立向仲裁器发请求，仲裁器直接授权	响应快，优先级灵活	现代高性能总线
分布式仲裁	无中心仲裁器，设备自仲裁(如检测冲突后退避)	优点：高可靠性 缺点：实现复杂	CAN总线/I²C