为什么你的Qi2发射端总在预扫阶段Fail？

近期多个团队反馈，符合WPC Qi2 MPP协议的15W无线充电模组，在实验室认证测试时一切正常，但进入预量产阶段的EMC预扫却频繁出现传导骚扰（CE）超标。问题集中在1.2MHz~30MHz频段，而根本原因往往被误判为单纯的滤波电路设计——实际上，这与PCB叠层策略直接相关。

失效机理：4层板比6层板辐射高6dB的深层原因

通过对比四款不同叠层设计的Qi2发射端PCB（线圈尺寸相同，均采用H桥拓扑），发现以下规律：

1. 关键干扰路径：H桥MOSFET开关噪声通过寄生电容耦合到线圈层后，在2层或4层板设计中会通过电源平面形成环形天线效应
2. 实测数据对比（30cm辐射场强）：
3. 6层板（2x电源层+2x地层）：42dBμV/m @ 5.8MHz
4. 4层板（1电源层+1地层）：48dBμV/m @ 5.8MHz
5. 差异主要来自高频电流回路的完整性
6. 隐藏成本陷阱：4层板后期追加屏蔽方案的总成本反而比直接采用6层板高15%~20%

工程优化清单（含成本敏感方案）

必改项（BOM成本增加≤$0.1）

• 线圈下方必须设置完整地层，且避免分割（即使4层板）
• 整流输出端添加共模扼流圈（CM choke），优选WE 744232系列
• MOSFET驱动电阻从10Ω增至22Ω（牺牲0.5%效率换EMI余量）

选改项（成本增加$0.3~$1.2）

• 优先选用6层板：增加2个内电层（可接受4层板+屏蔽罩方案）
• 采用三明治绕线法的平面变压器替代传统绕线
• 在DC输入端增加π型滤波（C-L-C结构）

预扫避坑指南

1. 测试准备：
2. 使用金属夹具模拟手机实际放置位置（塑料支架会低估辐射3dB）
3. 输入电压需覆盖9V/12V/15V三个档位（12V工况往往最恶劣）
4. 重点监测频点：
5. 基频：125kHz~148kHz（Qi2通信频段）
6. 开关噪声：5.8MHz±2MHz（H桥工作频率）
7. 谐波：30MHz~100MHz（PCB布局缺陷的放大区）
8. 产线特别项：
9. 每周用网络分析仪检测线圈参数（Q值下降5%即需更换治具）
10. 抽检5%产品进行满功率老化测试（连续充放电100次）

被低估的验证环节

95%团队会在EVT阶段做传导测试，但忽略两个关键场景： 1. 异物检测(FOD)触发瞬间：此时功率突变导致的瞬态噪声可能超限 2. 充电状态与通信状态切换点：MPP协议握手时的带外辐射需要单独捕获

实测案例：某客户从EVT到MPT的改进路径

• 初始设计：4层板，未做电源分割，传导测试超标8dB
• 第一阶段改进：增加CM choke和π型滤波（成本+$0.6），余量仍不足2dB
• 终极方案：改6层板并优化地层（成本+$1.1），最终余量达6dB
• 量产结果：直通率从82%提升至95%，售后返修率下降70%

争议：该为EMC预留多少BOM成本？

行业常见做法是为EMC相关元件预留5%~8%的BOM成本，但在15W Qi2发射端中，我们建议将比例提升至10%~12%。这多出的3%成本可带来： - 认证一次性通过率从60%提升至85% - 产线EMC抽检不合格率下降40% - 避免后期追加屏蔽罩等补救方案（单件成本增加$0.8以上）

结构设计对EMI的隐性影响

1. 外壳开孔：
2. 通风孔直径需<3mm（否则会放大30MHz以上辐射）
3. 金属屏蔽罩接地点应避开线圈正下方
4. 装配公差：
5. 线圈与PCB的间距误差需控制±0.1mm（影响耦合效率）
6. 螺丝锁紧扭矩需标定（过紧会导致磁芯形变）

下一步行动清单

1. 检查当前设计中的电源层与地层比例
2. 在DVT阶段增加动态负载变化测试（建议用电子负载模拟0→15W阶跃）
3. 与PCB厂确认高性价比6层板工艺（重点控制层间介质厚度公差）
4. 建立产线快速EMC抽检流程（推荐使用近场探头+频谱仪组合）